Sättigung im differentiellen Paar

Ich lese gerade Analysis and Design of Analog Integrated Circuits von Gray & Meyer. Im Kapitel der Differentialpaare gibt es diese Schaltung

Geben Sie hier die Bildbeschreibung ein

und es heißt:

Angenommen, die Kollektorwiderstände sind klein genug, dass die Transistoren nicht in Sättigung arbeiten, wenn v ich 1 ≤ v C C Und v ich 2 ≤ v C C .

Ich verstehe nicht, warum große Werte von R C würde bei Eingangsspannungen kleiner als zu einer Sättigung führen v C C . Irgendwelche Ideen?

Antworten (2)

Vielleicht ist „Sättigung“ nicht die richtige Beschreibung dessen, was passiert. Indem Sie die Werte von Rc erhöhen, werden Sie den Transistoren schließlich jeden nützlichen Strom entziehen, so dass Vo1 und Vo2 nicht mehr über -V Volt (oder nicht um einen nützlichen Betrag) steigen können. Tatsächlich würden sie sich -V nähern, je näher sie der "Sättigung" kommen.

Das Verringern von Vcc verschlimmert das Problem einfach, indem die Quellenspannung reduziert wird, mit der gearbeitet werden soll. In diesem Fall bedeutet „Sättigung“ weniger eine Überlastung der Transistoren, sondern vielmehr, ihnen den Strom zu rauben, den sie benötigen, um ordnungsgemäß zu funktionieren.

So wie ein Knick in Ihrem Gartenschlauch das aus dem Schlauch austretende Wasser abwürgt und das Einstellen der Düse Ihnen nicht mehr Wasser gibt, bis der Knick entfernt ist.

Obwohl keine Werte angegeben sind, wird angenommen, dass, wenn Vcc auf voller Spannung und Rc und Rtail auf brauchbaren Werten liegen, Vo1 und Vo2 in der Lage sein sollten, mindestens die Hälfte der Versorgungsspannung von Vcc auf –Vee zu schwingen oder zu sein unter "Leerlauf"-Bedingungen nahe null Volt.

Dies würde die Aussage "Angenommen, die Kollektorwiderstände sind klein genug, dass die Transistoren nicht in Sättigung arbeiten, wenn Vi1 ≤ VCC und Vi2 ≤ VCC" wahr machen.

Ich bin mir nicht sicher, ob ich verstehe, was du sagst. Wenn wir Rc erhöhen, wird Vc schließlich 0 sein. Nehmen wir an, dass die Sättigungsspannung von Vce 0,2 V beträgt. Wenn dann Ve < -0,2 V ist, wird nichts gesättigt. Wenn also Vi - Vbe = Ve < -0,2 V ist, sehe ich das Problem nicht. Dies bedeutet, dass nichts gesättigt wird, wenn Vi < 0,5 V (ca.) ist, und dort nichts mit Vcc zusammenhängt. Wo mache ich den Denkfehler?
Sie vergessen, dass die negativste Spannung -V ist. Sofern kein ausreichender Vorspannungsstrom durch Rc vorhanden ist, werden Vo1 und Vo2 näher an -Vee heruntergezogen, solange Vi1 und Vi2 > 0,65 Volt über -Vee liegen. Es ist ein Wortspiel, aber man könnte sagen, dass Q1 und Q2 unter solchen Bedingungen gesättigt sind.
Wenn Vi1 = Vi2 = –Vee, dann werden Q1 und Q2 auf „AUS“ gesetzt und Vo1 und Vo2 werden von den Vcc/Rc-Werten dominiert.
Ich wünschte, Sie hätten echte Teile, mit denen Sie arbeiten könnten (und ein DVM), dann könnten Sie sehen, wie sich das alles entwickelt.
Aber was ist, wenn -V < Vi < 0,5 V ist? Dann wären sie nicht gesättigt und Vi liegt unter Vcc (wobei Rc unendlich ist). Aber das widerspricht dem, was das Buch sagt! Ich verstehe es nicht
Für den „normalen“ Betrieb kann Rc niemals unendlich sein. Unter realen Bedingungen könnte Rc 2 kOhm bis 100 kOhm betragen, abhängig von Vcc und der Last an Vo1 und Vo2. Dies ist nur eine Stufe von vielen in Verstärkern und Operationsverstärkern, sodass spezifische Details bestenfalls mehrdeutig sind.

The problem with the term saturation is that it means different things for bipolar and MOS transistors.

For a MOS diffpair the transistors should work in saturation because then they act like voltage controlled current sources. The drain-source voltage has to be higher than the saturation voltage.

For a bipolar diffpair the transistor should operate in forward-active mode, which means that the base-collector diode is reverse biased. The resulting field will remove carriers from the base and the transistor works as an amplifier. If the base-collector diode becomes forward biased the transistor saturates, which is an undesired condition.

Looking at the base-collector diode we see that two things can drive the transistor into saturation. Increasing the base voltage too much or decreasing the collector voltage too much.

Wenn die Widerstände RC zu groß sind, ist es möglich, dass der Spannungsabfall an ihnen ausreichend hoch ist, um die Kollektorspannung niedrig genug zu drücken, um den Transistor in die Sättigung zu treiben.

Daher ist es erforderlich, einen geeigneten Wert für die RCs auszuwählen.

Sättigung im differentiellen Paar
AntwortenHierDatenschutz-Bestimmungen1y, 0v