Bitte betrachten Sie den Differenzverstärker (Q1&Q2) mit aktiver Stromspiegellast (Q3&Q4) wie unten gezeigt:
Simulieren Sie diese Schaltung – Mit CircuitLab erstellter Schaltplan
Ich weiß, dass bereits viele Fragen zu dieser Schaltung auf EE SE gestellt wurden, aber ich habe keine Antwort auf meine Frage gefunden.
Meine Frage ist: Wie hoch wird die Ausgangsspannung sein, wenn sie einem Differenzeingang OHNE LAST AM AUSGANG ausgesetzt wird? Anders formuliert, was ist die Differenzverstärkung ohne Last?
Nach meinem Verständnis stimmen die Ströme in den Kollektoren der 2 rechten Transistoren nicht überein und somit kommen die Ausgangsimpedanzen an den Kollektoren ins Spiel. Ich weiß jedoch nicht, wie ich diese Ausgangsimpedanzen berechnen soll und wie sie sich auf die Ausgangsspannung auswirken.
Randnotiz: Wenn Sie der Meinung sind, dass die Frage nach der Ausgangsspannung ohne Last sinnlos ist, dann ziehen Sie eine Last in Betracht, deren Eingangsimpedanz mit der Ausgangsimpedanz vergleichbar oder größer ist, wenn Sie in die Kollektoren schauen.
Angenommen, Sie sprechen von der Verstärkung bei niedrigen Frequenzen ("DC-Verstärkung"), führt eine Ableitung der Verstärkung zu einem Ausdruck wie
Das gm des Transistors ist leicht zu finden
Wladimir Cravero
Harel Nahari
Wladimir Cravero
Harel Nahari
jonk
jonk