Texas Instruments F28035. Problem beim Herunterladen von Software

Ich entwickle eine Anwendung basierend auf F28035 mit CCSv6 . Die erste Version der Software wurde mit dem Experimenter Kit zusammen mit der F28035 ControlCARD entwickelt .

In der zweiten Ausbaustufe muss die ControlCARD an eine selbst entwickelte Hardware angeschlossen werden. Die Hardwareverbindung (USB) basiert auf der gleichen Hardware, die auf dem Experimenter Kit vorhanden ist (FT2232 - FTDI-Adapter). Wenn ich die Software von CCSv6 auf die selbst entwickelte Hardware herunterladen möchte , erhalte ich folgende Fehlermeldung:

C28xx: Error connecting to the target: (Error -1135 @ 0x0) The emulator 
reported an error. Confirm emulator configuration and connections, reset the 
emulator, and retry the operation. (Emulation package 5.1.507.0)

Dann habe ich einen Verbindungstest von CCSv6 durchgeführt , der das folgende Ergebnis hatte:

[Start: Texas Instruments XDS100v1 USB Emulator]

Execute the command:

%ccs_base%/common/uscif/dbgjtag -f %boarddatafile% -rv -o -F inform,logfile=yes -S pathlength -S integrity

[Result]


-----[Print the board config pathname(s)]------------------------------------

/home/martin/.ti/ti/0/0/BrdDat/testBoard.dat

-----[Print the reset-command software log-file]-----------------------------

This utility has selected a 100- or 510-class product.
This utility will load the adapter 'libjioserdesusb.so'.
The library build date was 'May 21 2014'.
The library build time was '13:04:29'.
The library package version is '5.1.507.0'.
The library component version is '35.34.40.0'.
The controller does not use a programmable FPGA.
The controller has a version number of '4' (0x00000004).
The controller has an insertion length of '0' (0x00000000).
This utility will attempt to reset the controller.
This utility has successfully reset the controller.

-----[Print the reset-command hardware log-file]-----------------------------

The scan-path will be reset by toggling the JTAG TRST signal.
The controller is the FTDI FT2232 with USB interface.
The link from controller to target is direct (without cable).
The software is configured for FTDI FT2232 features.
The controller cannot monitor the value on the EMU[0] pin.
The controller cannot monitor the value on the EMU[1] pin.
The controller cannot control the timing on output pins.
The controller cannot control the timing on input pins.
The scan-path link-delay has been set to exactly '0' (0x0000).

-----[The log-file for the JTAG TCLK output generated from the PLL]----------

There is no hardware for programming the JTAG TCLK frequency.

-----[Measure the source and frequency of the final JTAG TCLKR input]--------

There is no hardware for measuring the JTAG TCLK frequency.

-----[Perform the standard path-length test on the JTAG IR and DR]-----------

This path-length test uses blocks of 512 32-bit words.

The test for the JTAG IR instruction path-length succeeded.
The JTAG IR instruction path-length is 39 bits.

The test for the JTAG DR bypass path-length succeeded.
The JTAG DR bypass path-length is 2 bits.

-----[Perform the Integrity scan-test on the JTAG IR]------------------------

This test will use blocks of 512 32-bit words.
This test will be applied just once.

Do a test using 0xFFFFFFFF.
Scan tests: 1, skipped: 0, failed: 0
Do a test using 0x00000000.
Scan tests: 2, skipped: 0, failed: 0
Do a test using 0xFE03E0E2.
Scan tests: 3, skipped: 0, failed: 0
Do a test using 0x01FC1F1D.
Scan tests: 4, skipped: 0, failed: 0
Do a test using 0x5533CCAA.
Scan tests: 5, skipped: 0, failed: 0
Do a test using 0xAACC3355.
Scan tests: 6, skipped: 0, failed: 0
All of the values were scanned correctly.

The JTAG IR Integrity scan-test has succeeded.

-----[Perform the Integrity scan-test on the JTAG DR]------------------------

This test will use blocks of 512 32-bit words.
This test will be applied just once.

Do a test using 0xFFFFFFFF.
Scan tests: 1, skipped: 0, failed: 0
Do a test using 0x00000000.
Scan tests: 2, skipped: 0, failed: 0
Do a test using 0xFE03E0E2.
Scan tests: 3, skipped: 0, failed: 0
Do a test using 0x01FC1F1D.
Scan tests: 4, skipped: 0, failed: 0
Do a test using 0x5533CCAA.
Scan tests: 5, skipped: 0, failed: 0
Do a test using 0xAACC3355.
Scan tests: 6, skipped: 0, failed: 0
All of the values were scanned correctly.

The JTAG DR Integrity scan-test has succeeded.

[End: Texas Instruments XDS100v1 USB Emulator]

In dieser Ausgabe wird kein Fehlerbericht beobachtet. Es gibt jedoch einen Unterschied zum gleichen Testlauf für das Experimenter-Kit .

In diesem Fall (selbstentwickelte Hardware) ist der Parameter „JTAG IR Instruction Path-Length“ 39, während für das Experimenter Kit 38 ist, und der Parameter „JTAG DR Bypass Path-Length“ ist 2, während es für das Experimenter Kit ist 1. Ich weiß nicht, ob dies den Fehler verursachen kann, aber das ist der einzige Unterschied, den ich zwischen Experimenter-Kit und selbst entwickelter Hardware sehe . Experimenter Kit funktioniert einwandfrei, selbstentwickelte Hardware Nr.

Natürlich habe ich mit einem Oszilloskop die Aktivität in 5 Zeilen JTAG überprüft.

Kann jemand irgendwelche Ideen vorschlagen?

Wie wäre es mit Schaltplänen und PCB-Layouts beider Platinen.
Ja. Schaltpläne werde ich so schnell wie möglich hochladen.

Antworten (1)

Die Schaltung hat vier Optokoppler zwischen dem Emulator und der controlCARD. Diese Optokoppler sind als ISO7220A spezifiziert. Das Problem besteht darin, dass die standardmäßig auf XDS100v1 (CCSv6) eingestellte Übertragungsrate 1 Mbit/s beträgt und die maximale Rate des Optokopplers 1 Mbit/s beträgt. Die Lösung bestand darin, die Übertragungsrate zu reduzieren. Auf jeden Fall ist eine Anpassung des Designs erforderlich, um die Verbindung durch Optokoppler ISO7220C zu implementieren (maximale Übertragungsgeschwindigkeit beträgt 25 Mbit / s).

Danke @Andyaka für dein Interesse!

Dies ist keine Antwort, sondern sollte eine Änderung der ursprünglichen Frage sein.
Bitte verwenden Sie den Bearbeitungslink für Ihre Frage, um zusätzliche Informationen hinzuzufügen. Die Schaltfläche „Antwort posten“ sollte nur für vollständige Antworten auf die Frage verwendet werden.
@placeholder: Wieso ist das keine Antwort? Lesen Sie den Satzanfang „Die Lösung war …“
@Daniel Grillo. Entschuldigung für mein Englisch! Die Antwort wird veröffentlicht, um die Lösung zu erläutern, die ich für das Problem gefunden habe, und nicht, um zusätzliche Informationen hinzuzufügen. Nochmals Entschuldigung für mein Englisch!
@DaveTweed fair genug, es ist mit zusätzlichen Details geschrieben, die mich abgeschreckt haben.