Übergangszeit (Anstiegszeit) und Laufzeitverzögerung

Question

Übergangszeit (Anstiegszeit) und Laufzeitverzögerung

Verzögerung
Physik
Logikgatter
Vermehrung
digitale Logik

Meir Franco

Kürzlich bin ich im Unterricht auf die folgende Berechnung der Laufzeitverzögerung der folgenden digitalen Schaltung gestoßen:

Könnte mir bitte jemand die Addition der Anstiegszeit von X2 und C erklären? Ich verstehe nicht, warum dieser Zusatz als die "echte" Laufzeitverzögerung angesehen wird.

Unternehmer

Wurde in der Frage erwähnt, welche Gerätefamilie verwendet wird, CMOS, TTL, ECL usw.? Ich versuche zu verstehen, woher die Division durch 2 kommt.

Meir Franco

Ich glaube cmos...

Unternehmer

Ich vermute, dass sie mit tr(C) eigentlich tr(Y0) meinen. Die Schwellenspannung für CMOS-Logikpegel beträgt etwa die Hälfte der Versorgungsspannung, daher betonen sie möglicherweise, dass die Anstiegszeit des Eingangssignals zum Erreichen der Schwelle 0 -> 1 (0,5 Versorgungsspannung) nicht Null ist und ebenfalls mit die Ausgangssignalwirkung auf das Zielziel. Ich bin unsicher. Diese Verzögerungen sind im Allgemeinen gering im Vergleich zu anderen Verzögerungen.

Antworten (1)

Übergangszeit (Anstiegszeit) und Laufzeitverzögerung

Wurde in der Frage erwähnt, welche Gerätefamilie verwendet wird, CMOS, TTL, ECL usw.? Ich versuche zu verstehen, woher die Division durch 2 kommt.
Ich vermute, dass sie mit tr(C) eigentlich tr(Y0) meinen. Die Schwellenspannung für CMOS-Logikpegel beträgt etwa die Hälfte der Versorgungsspannung, daher betonen sie möglicherweise, dass die Anstiegszeit des Eingangssignals zum Erreichen der Schwelle 0 -> 1 (0,5 Versorgungsspannung) nicht Null ist und ebenfalls mit die Ausgangssignalwirkung auf das Zielziel. Ich bin unsicher. Diese Verzögerungen sind im Allgemeinen gering im Vergleich zu anderen Verzögerungen.

nidhin · Answer 1

Ich denke, es liegt an der Art und Weise der Ausbreitungsverzögerung (sagen wir $t_{pLH}$ ) ist definiert. Siehe die Abbildung:

Herkömmlicherweise wird sie zwischen den Mittelpunkten des Übergangs gemessen.

Wenn Sie nun eine echte Laufzeitverzögerung definieren ( $t_{p,real}$ ) als Zeitdauer zwischen dem Punkt, an dem der Eingang zu steigen begann, und dem Punkt, an dem sich der Ausgang auf den Endwert einpendelt, dann kann man schreiben:

reale Ausbreitungsverzögerung = Zeit, die erforderlich ist, damit der Eingang auf 50 % ansteigt + Ausbreitungsverzögerung + Zeit, die erforderlich ist, damit der Ausgang den Endwert vom 50 %-Punkt erreicht.

T_{P, R e A l} = T_{P L H} + T_{ich N, 0 \to 50 %} + T_{Ö u T, 50 \to 100 %}

$t_{p,real} = t_{pLH}+t_{in,0\to 50\%}+t_{out,50\to 100\%}$

Deshalb werden die Hälfte der Anstiegszeiten mit der herkömmlichen Laufzeitverzögerung addiert, um die tatsächliche Laufzeitverzögerung zu berechnen .

Übergangszeit (Anstiegszeit) und Laufzeitverzögerung

Meir Franco

Unternehmer

Meir Franco

Unternehmer

Antworten (1)

nidhin

Bedeuten mehr Logikgatter in Reihe eine stärkere Verlangsamung des Ausgangsergebnisses?

Auswirkungen der Eingangskapazität auf die Ausbreitungsverzögerung (mit Analyse des logischen Aufwands)

Schneller Decoder mit geringer Laufzeitverzögerung

Was verursacht den Unterschied zwischen tPLH und tPHL?

Schnell zur Geschwindigkeit der Drei-Nand-Architektur, brauchen Sie Hilfe?

Wie verhält sich ein Logikgatter, wenn sich ein Eingang schneller ändert als seine Laufzeitverzögerung?

Ausbreitungsverzögerung einer digitalen Logikschaltung

Wie können wir ein NOR-Gatterdiagramm mit mehreren Eingängen in ein NOR-Gatterdiagramm mit 2 Eingängen umwandeln?

Wie baut man eine Divisionslogikschaltung? [geschlossen]

Boolesche Logik - Realisierung mit nur 4 NAND-Gattern