Überprüfungsanfrage: DIY DC bis 50 MHz Differential-Oszilloskop-Tastkopf

Nachdem ich das Ding tatsächlich gebaut habe

Ich kann meine eigene Frage im Nachhinein endlich beantworten. Ich habe die Schaltung wie in der Frage beschrieben mit einem 1:10-Dämpfungsglied aufgebaut.

• Könnte ich ohne Impedanzanpassung an beiden Enden des Koaxialkabels davonkommen ...

  Ja, aber die Signalintegrität leidet darunter. Die blaue Kurve ist eine Rechteckwelle mit ~6 ns Anstiegs- und Abfallzeit (erzeugt von einem 74HC14- basierten Relaxationsoszillator), gemessen mit einer passiven Standardsonde von 1:10. In den ersten vier Screenshots ist die gelbe Spur die Ausgabe der DIY-Differentialsonde, multipliziert mit 10 durch den Oszilloskop, wie im Diagramm verbunden. Der letzte Screenshot ist der SMA-Anschluss, der direkt von einer anderen passiven 1:10-Sonde geprüft wird. Das Oszilloskop ist ein 50 MHz Rigol DS1052E mit 1 MΩ 15 pF Eingängen.

  

  Wie zu sehen ist, führt der Abschluss beider Enden zu einem sauberen Signal ohne Überschwingen, aber mit nur etwa 13 MHz Bandbreite. Die schnellste Anstiegszeit wird erreicht, indem vermieden wird, den Operationsverstärker zu laden, was darauf hinweist, dass eine niedrige Lastimpedanz den Operationsverstärker sehr stark verlangsamt.

• Sind die BJT-Stromquellen schnell genug, um konstante 5 mA zu senken ...

  Ja. Die JFET-Puffer und ihre Vorspannungsstromquellen funktionieren einwandfrei, wenn es um den Frequenzgang geht. Die Bandbreite wird durch die Opamp-Wahl begrenzt.

• Ist das Hinzufügen einer Induktivität zwischen der Source jedes JFET und dem Kollektor des entsprechenden BJT eine vernünftige Möglichkeit, einen konstanten JFET-Drain-Strom sicherzustellen ...

  Es war nicht nötig, also habe ich es nicht versucht. Keine Ahnung.

• Wie vernünftig ist mein PCB-Layout ...

  Ich hatte keine Probleme mit dem Layout selbst, aber ich hätte die Platine unbedingt so gestalten sollen, dass sie in einem geschirmten Gehäuse montiert werden kann. Wärmeschrumpfen geht absolut nicht, die sehr hochohmige Schaltung ist sehr anfällig für alle Arten von Störungen. Sogar das Bewegen meiner Hand unter dem Tisch, auf dem die Sonde sitzt, beeinflusst die Messungen durch kapazitive Kopplung.

Ein unvorhergesehener Mangel bei meinem Design ist die Unfähigkeit, die Ausgangsoffsetspannung zu korrigieren. Es stellt sich heraus, dass JFETs einzigartige Schneeflocken sind: Die Schwellenspannung kann um mehrere Hundert Millivolt variieren, selbst bei Transistoren aus derselben Charge. Als ich die Sonde zum ersten Mal baute, gab sie +600 mV aus, wenn die Sonden kurzgeschlossen waren. Ich habe die JFETs abgelötet, alles getestet, was in meiner Teilekiste war, und die beiden, die am besten zueinander passten, an die Platine gelötet. Jetzt ist der Offset kleiner, aber immer noch deutlich +30mV. Zukünftige Revisionen sollten einen Mechanismus zum Kompensieren dieser Offsetspannung mit einem Trimmerpotentiometer haben.

Ein weiteres Problem ist der Eingangsspannungsbereich. Negative Spannungen werden linear bis hinunter zu -30 V und darunter behandelt, aber positive Spannungen über +6 V (auf +0,6 V gedämpft) induzieren allmählich mehr und mehr Verzerrungen. Dies wird durch die Sättigung der JFET-Source-Folger verursacht, wenn sie auf die positive Versorgungsschiene treffen, was durch die Gate-Drain-Schwellenspannung von -2,1 V noch verschlimmert wird, was bedeutet, dass ein 0-V-Eingang bereits einen +2,1-V-Ausgang verursacht.
Die richtige Lösung besteht darin, die Dämpfungsglieder auf -2,1 V statt auf Masse vorzuspannen.

Sie haben hier viel gute Arbeit geleistet.

Aber die Teile, die Sie ausgewählt haben, können unmöglich Ihre Spezifikation erfüllen.

Haben Sie Designvorgaben?
Schritt % Überschwingen (auf Kabel mit 50R abgeschlossen), Verstärkungsfehler 0~50MHz, DC-Offset, Pwr, Ein/Aus-Schalter? ESD-Schutzstufe? Kurzschlussstifte zur Aufbewahrung?

Glauben Sie, dass die BAS-Dioden schnell genug sein werden, um die FETs mit direkter Verbindung vor ESD zu schützen? Ich erinnere mich, dass in den 80er Jahren viele junge EEs die Front-End-FETs auf Tek-FET-gepufferten Diff-Sonden durchgebrannt haben, die mit 25 V durchgebrannt waren. Ich würde die Serie R hinzufügen, um den Strom zum Eingang zu begrenzen, und die BAV99 durch die ESD-Dioden von TI ersetzen. 0,5 pF TPD1E04U04. Die Dioden müssen schneller leiten als die FETs, um sie zu schützen, und ESD kann 10 Ampere für Pikosekunden betragen.

Ich hätte vielleicht das Evaluierungskit für das Layout des AD8001 in Betracht gezogen .

16 KOSTENLOSE Lieferung am nächsten Werktag auf Lager £8.04 Von RS Electronics

Spezifikationen : 1,5 pF Eingangskapazität 800 MHz GBW, PSRR >50 dB

Wählen Sie x1 x10 Verstärkung mit der integrierten Verstärkungsauswahl.
Verwenden Sie vorzugsweise ein 50-Ohm-Kabel und einen 50-Ohm- Terminator für die volle Bandbreite von 800 MHz bis 80 MHz.

Verwenden Sie das mechanische Design von Tektronics Diff Fet Probe für Sondenstifte. Obwohl neuere Tek-Modelle bei 6.000 $ beginnen, arbeiten sie bis zu x GHz-Bereichen. Aber für Hand- und Einweg-Lötleitungen sollten Sie ihre Sonden in Betracht ziehen.

Da es sich um einen Stromrückkopplungschip handelt, ist die Eingangsimpedanz unkonventionell
+Eingang 10 MΩ
–Eingang 50 Ω