Via-Layout zum Entkoppeln von Kondensatoren

Ich lege einen ADuM260N Digitalisolator aus. Bei anderen Komponenten, die ebenfalls mit der Eingangsspannungsschiene (links) verbunden sind, gibt es eine höhere Schaltfrequenz (~20 MHz). Ich habe diesen Thread zur Entkopplung gelesen, aber es scheint keinen Konsens über das beste Via-Layout zu geben, insbesondere darüber, ob die Vias mit dem IC-Pin oder dem Kondensator-Pin verbunden werden sollen.

Nach dem Lesen der Erdungsabschnitte von Otts Elektromagnetischer Kompatibilitäts-Engineering sind zwei Imbissbuden:

  • Fügen Sie mehrere Durchkontaktierungen zu Strom/Masse hinzu, um die Schleifeninduktivität zu reduzieren
  • Reduzieren Sie die gegenseitige Induktivität, indem Sie Durchkontaktierungen, die Strom in die gleiche Richtung führen (z. B. GND und GND), beabstanden und Durchkontaktierungen näher bringen, die Strom in entgegengesetzte Richtungen führen (z. B. PWR und GND).

Von diesen Imbissbuden ist mein versuchtes Layout unten:

Geben Sie hier die Bildbeschreibung ein

Dies ist das empfohlene Layout des Datenblatts:

Geben Sie hier die Bildbeschreibung ein

Daraus ergeben sich für mich einige Fragen:

  1. Soll ich die Durchkontaktierungen der 5-V-Netze mit dem IC-Pin oder mit dem Kondensator-Pin verbinden?
  2. Könnte die Verwendung von zwei Durchkontaktierungen pro Netz auf diese Weise die EMI/EMV-Leistung beeinträchtigen?
  3. Ist die Datenblattempfehlung, den Entkopplungskondensator GND über den IC direkt mit dem GND-Pin des ICs zu verbinden, eine gute Idee?

Danke!

Wie viele Schichten hat diese Leiterplatte? Was ist Ihr Stapel? Hast du GND gegossen?
Dies wird eine 6-8-lagige Leiterplatte sein, bei der sowohl PWR- als auch GND-Ebenen direkt mit ihren jeweiligen Durchkontaktierungen verbunden sind

Antworten (2)

Ein Blick auf EMV ist wichtig. Die Platzierung von Entkopplungskondensatoren ist wichtig, und die Platzierung von Durchkontaktierungen kann wichtiger sein. Gut gemacht, dass du darüber nachgedacht hast.

Generell gilt: Die Induktionsschleife so klein wie möglich machen.

Angenommen, Sie haben eine 4-Lagen-Leiterplatte, die mittleren beiden Schichten sind eine GND-Ebene und eine Stromversorgungsebene. Das bedeutet, dass Sie dann eine Durchkontaktierung an den IC-Leistungspins und an den IC-GND-Pins setzen können, sodass Leistung und GND beide direkt mit der Ebene verbunden sind.

Sie können dann auch die Kondensatoren GND und Power-Pins direkt mit Vias verbinden. Auf diese Weise können Sie die Kondensatoren abhängig von den anderen Einschränkungen auf Ihrem Board an der sinnvollsten Stelle zwischen GND und POWER des ICs platzieren.

Wie von Ihnen selbst erwähnt; Sie möchten die Induktionsschleife zwischen Strom und Masse mit den Kondensatoren reduzieren. Dies reduziert die Schleife für den IC (das Ding, das Sie entkoppeln), und idealerweise möchten Sie, dass die Kondensatoren im Vergleich zu Ihrer Konfiguration um 90 gedreht werden, da dies die Schleife um die Größe des Kondensators verringert. Es gibt ein Argument, dass dies einen kleinen Unterschied machen wird, da die parasitäre Induktivität im Kondensator wahrscheinlich einen größeren Einfluss haben wird. Aber jedes Bisschen hilft! (Die Verwendung der physikalisch kleinsten Kondensatoren hilft auch).

Um Ihre Fragen direkt zu beantworten:

  1. Verbinden Sie die Durchkontaktierungen sowohl mit dem IC als auch mit den Kondensatoren
  2. Je mehr Durchkontaktierungen mit Strom und Masse verbunden werden, ist manchmal besser, selten schlechter
  3. Das Datenblatt zeigt, wie die Induktionsschleife zwischen dem Strom- und dem Erdungsstift des IC reduziert werden kann (indem sie so fest wie möglich verbunden werden), was eine gute Idee ist.
Vielen Dank für die ausführliche Antwort! Zur Verdeutlichung bezieht sich das direkte Verbinden der Vias mit dem IC auf diese Art von Layout: imgur.com/a/2VYRT19 . Würde ein besseres Via-Layout für die +5V-Schienen so aussehen - imgur.com/a/mmYjVXU ? Dies hätte die geringste gegenseitige Induktivität zwischen Durchkontaktierungen und die kürzeste Masseschleife sowohl für den IC als auch für die Entkopplungskappe.
@w00t Das erste Bild wäre in Ordnung, aber der Kondensator könnte näher hineinbewegt werden, um die Induktionsschleife stärker zu reduzieren. Das zweite Bild wäre auch ok, aber der Kondensator könnte gedreht werden, um die Schleife wieder zu verkleinern.
@ w00t, ich stimme allem in dieser Antwort zu. Allerdings müssen Sie sich bei 20 MHz mit ~ 9 mm zwischen den Stromversorgungs- und Erdungsstiften des Chips keine Gedanken über einen Unterschied von 0,01 mm bei der Platzierung Ihres Kondensators machen.
Ah, ich sehe jetzt, wie das Drehen des Kondensators um 90 Grad die Induktionsschleife reduziert. Könnte es sowieso tun, um Platz zu sparen. Danke euch beiden!

Dieses IC-Gehäuse hat einen GROSSEN internen Metall-Leadframe.

Durch Aufsetzen der Bypass-Kappe können Sie den „Enclosed-Loop-Bereich“ stark verkleinern

UNTER

das IC auf der Rückseite der Platine.

Stellen Sie sich vor, die Kappe befindet sich unter der Mitte des ICs, wobei die Leiterbahnen von der Kappe zum oberen linken IC-Lötpad und vom anderen Kappenanschluss zum unteren linken IC-Lötpad verlaufen.

Diese PCB-Spuren befinden sich unmittelbar UNTER der Metallstruktur, die im schwarzen Epoxid verborgen ist, und der Bereich der Energiespeicherschleife wird stark reduziert, was die Rate der Ladungszufuhr in den IC beschleunigt.

==============================================

Seite 21 des Datenblatts enthält einen LINK zu AppNote. Ich würde das Layout verwenden, das sie vorschlagen

Um es deutlich zu machen, die linke und rechte Seite (und Entkopplungskappen) sind voneinander isoliert. Würde das Anbringen der Entkopplungskappen auf der Unterseite immer noch die Schleifenfläche verringern?
Würde das nicht die Entkopplung stören? Denn dann werden die Strom- und Erdungsstifte zuerst mit den Strom- / Erdungsebenen verbunden, dann die Entkopplungskondensatoren danach.
Via-Layout zum Entkoppeln von Kondensatoren
AntwortenHierDatenschutz-Bestimmungen1y, 0v