Ich versuche zu verstehen, wie der Hauptkristall auf einer (sehr) alten IBM MDA-Videokarte, die mit 16,257 MHz läuft, in niedrigere Frequenzen wie die 1,80633 MHz unterteilt wird , die der Hauptanzeige-Controller-Chip (MC6845) als Takt erwartet.
Wie Sie dem Schema unten entnehmen können, muss etwas den 16,257-MHz- Takt vom Kristall in einen 1,80633-MHz- Zeichentakt umwandeln, der in den Display-Controller eingespeist wird (der Display-Controller-Chip berechnet dann die hsync / vsync / ... ..). Der Fokus liegt hier also darauf, wie man von 16,257 MHz auf 1,80633 MHz kommt
Es gibt viele Logikgatter in der Schaltung, und obwohl ich die Schemata für die Karte online gefunden habe, fehlt mir ein gewisses Verständnis dafür, wie ich interpretieren soll, was vor sich geht.
Mir wurde gesagt, dass der 74LS174 (U1) dafür verantwortlich ist, und ich sehe tatsächlich sowohl die 16,257 MHz (Pin 9) als auch die 1,80633 MHz (Pin 3), wenn ich mein Multimeter verwende, aber ich verstehe nicht wie es macht die eigentliche Teilung.
Ich weiß, dass in der Schaltung 5 D-Flip-Flops im 74LS174 verwendet werden, bei denen jeder Ausgang in den nächsten Flip-Flop-Eingang zurückgeführt wird, aber ich verstehe nicht, wie es funktioniert, insbesondere die 3,612 MHz ( = 16,257 / 4,5 ) Ich sehe auf allen Ausgangspins und die 1,80933 MHz auf dem ersten Flipflop-Eingangspin (Pin 3). Für diesen Eingang wird eine Art Rückkopplungsschleife mit einem LS32 und LS10 verwendet.
Hat dieses Konstrukt einen Namen und wie kann ich mehr über das Innenleben dieses Dings erfahren?
Zuallererst gibt es einen Fehler im Schaltplan, der korrigiert werden muss, damit die Dinge einen Sinn ergeben können: U100, ein 74LS32-IC ist ein ODER- Gatter anstelle eines NOR- Gatters, ungeachtet dessen, was der kleine Kreis an seinem Ausgang Sie führen mag glauben.
Sobald Sie das behoben haben, werden Sie beim Überprüfen des Schaltplans feststellen, dass Sie eine Zustandsmaschine haben, in der:
das erste Bit wird nur 1, wenn das 4. und 5. Bit beide null sind, sonst wird es 0;
Das höhere Bit folgt einfach dem vorherigen Zustand des niedrigeren Bits
Vor diesem Hintergrund können wir jetzt eine Tabelle mit allen Zuständen beginnend mit dem Reset-Zustand erstellen da sich die Dinge bei jedem Taktzyklus ändern:
Wie Sie sehen können, kehrte die Zustandsmaschine nach 9 Zyklen in den Reset-Zustand (alles Nullen) zurück. Beachten Sie außerdem, dass jeder gegebene Flipflop-Ausgang einen 0->1-Übergang und einen 1->0-Übergang entlang dieser 9 Zyklen hat. Daher sollten Sie in jedem der Flip-Flop-Ausgänge (sowie in /Pin 3) ein Signal, dessen Frequenz die Taktfrequenz dividiert durch 9 ist.
Ich bin mir nicht sicher, warum Sie berichten, dass Sie die doppelte Frequenz (f / 4,5) in den Flip-Flop-Ausgängen sehen. Ich frage mich, ob es an Ihrer Messtechnik liegt, die möglicherweise anfällig für Störungen ist. Es wäre schön, das mit einem Oszilloskop zu bestätigen.
user_1818839
TimWescott
ddewaele