Wie ist der Timing-Bericht nach der Synthese zu verstehen?

Nach Synthese meines Verilog-Codes. Ich erhalte den folgenden Zeitbericht. Ich denke, es zeigt einen Fehler in meinem Code.

Timing-Zusammenfassung:

Geschwindigkeitsklasse: -2

Minimale Periode: 2,334 ns (Maximale Frequenz: 428,376 MHz)
Minimale Eingangsankunftszeit vor dem Takt: Kein Pfad gefunden
Maximal erforderliche Ausgangszeit nach dem Takt: 1,282 ns
Maximale kombinierte Pfadverzögerung: Kein Pfad gefunden

Was mich am meisten stört, ist der fett markierte Kommentar. Zeigt es irgendeinen Fehler an?

Antworten (3)

Nein, es ist kein Fehler.

Synthesis schätzt nur Timings, weil Sie keine Constraint-Datei angewendet haben. Im normalen ISE-Fluss werden Beschränkungen im Übersetzungsschritt angewendet. Wenn dies zu spät ist und Sie frühere Constraint-Prüfungen oder Optimierungen benötigen, können Sie eine XST-Constraint-Datei (*.xcf) mit Timing-Informationen anwenden.

Die Syntax ist die gleiche wie in UCF-Dateien, es sind jedoch nur zeitliche Beschränkungen zulässig. Die Verarbeitung einer xcf-Datei kann in den Eigenschaften des Syntheseprozesses aktiviert werden.

Bearbeiten:

Entschuldigung, ich habe Ihre fetten Zeilen übersehen, als ich meine Antwort schrieb.

Es gibt 4 Arten von Verbindungen in einem Design (in der Reihenfolge Ihrer gemeldeten Linien):

  • getaktetes Element zu einem anderen getakteten Element (z. B. Flip-Flop)
  • Eingangsstift zum getakteten Element
  • getaktetes Element zum Ausgangspin
  • Eingangspin zu Ausgangspin

Wenn die Synthese meldet No path found, bedeutet dies nur, dass diese Art von Pfad in Ihrem Design nicht vorhanden ist. Und so kann es keine Timings melden.

Selbst das Hinzufügen einer XST-Beschränkungsdatei (*.xcf!) würde das Ergebnis nicht ändern. „Kein Pfad gefunden“ wird gemeldet, weil das Design keine Eingaben hat (gemäß dem Berichtsnippet).

Es ist kein Fehler.

Minimale Ankunftszeit der Eingabe vor Uhr: Kein Pfad gefunden

Dies bedeutet einfach, dass es keinen logischen Pfad von einem Eingang zu einem Flip-Flop (oder Latch) gibt.

Maximale kombinatorische Pfadverzögerung: Kein Pfad gefunden

Und das bedeutet, dass es keinen logischen Pfad von jedem Eingang zu jedem Ausgang gibt, ohne ein Flip-Flop dazwischen (= kombinatorischer Pfad).

Es scheint, dass Ihr Design keine Eingaben hat.

Minimale Periode: 2,334 ns (Maximale Frequenz: 428,376 MHz) Minimale Eingangsankunftszeit vor dem Takt: Kein Pfad gefunden Maximal erforderliche Ausgangszeit nach dem Takt: 1,282 ns Maximale kombinierte Pfadverzögerung: Kein Pfad gefunden

Hallo!

Ihr Code ist korrekt und die Synthese auch. Besser Sie wenden die Eingabewerte nur direkt auf diese Anweisung an, anstatt sie in der Testbench anzuwenden. Dann können Sie eine kombinatorische Pfadverzögerung beobachten.