Wird die Massenausgabe bewusst in DRAM-Zellen verwendet?

Warum bewirkt die Aktivierung der Wortleitung in Bezug auf die Struktur einer DRAM-Zelle mit einem MOSFET und einer Kapazität, dass der Transistor durchschaltet?

Wie ich gelernt habe, wird der MOSFET leitend, wenn U GS >> U Schwelle . Ich könnte mir nur vorstellen, dass die Kapazität die Quelle ist, aber in diesem Fall und wenn die DRAM-Zelle zuvor aufgeladen wurde, würde der MOSFET niemals leitend werden (in naher Zukunft vor der „natürlichen“ Entladung).

Ich habe auch auf der deutschen Wikipedia * gelesen , dass es tatsächlich die Spannung zwischen Gate und Bulk U GB ist , die den Strom zwischen Drain und Source steuert. Ist dies der Fall für das unten gezeigte Schema?
(Darauf wird auf vielen Internetseiten leider nicht explizit hingewiesen, daher meine Frage hier.)

DRAM-Zelle

Bild lizenziert unter CC-BY-SA 3.0 von JürgenZ. aus Wikipedia: https://en.wikipedia.org/wiki/Dynamic_random-access_memory#/media/File:DRAM_cell_field_(details).png

* ) Feldeffekttransistor#Isolierschichtfeldeffekttransistor , zweiter Absatz

und warum denkst du, dass Ugs nicht über die Schwelle gehen kann? Was ist, wenn die Wortleitung auf beispielsweise 10 V getrieben wird?
@VladimirCravero Stimmt, das würde funktionieren! Ich dachte, Bitleitung und Wortleitung werden von der gleichen Spannung angesteuert.
@CMOS Ist Ihnen klar, dass Source und Drain relativ sind? Im Fall eines nFET ist die Source das, was auch immer das niedrigere Potential hat.

Antworten (1)

Hier ist ein Bild, von dem ich hoffe, dass es die Dinge für Sie aufklärt. Denken Sie daran, dass das Ergebnis keine 1 oder 0 ist, sondern ein Pegel, der an einen "Leseverstärker" auf der Bitleitung weitergegeben wird.

Bitleitung

Wird die Massenausgabe bewusst in DRAM-Zellen verwendet?
AntwortenHierDatenschutz-Bestimmungen1y, 0v