Warum thermische Entlastungen an Vias?

Meine EDA-Software (PCAD, aber ich denke, andere tun dies auch) fügt thermische Reliefs auf Durchkontaktierungen in einem Kupferguss hinzu. Was ist der Nutzen? Vias sind nicht gelötet. (Ich weiß, warum Sie sie auf normalen PTH-Pads verwenden)

Geben Sie hier die Bildbeschreibung ein

Es sieht bestenfalls nach einem schlechten Konfigurationsstandard oder schlimmstenfalls nach fauler Codierung aus. Das heißt, Vias und Durchgangslöcher als dasselbe Objekt zu behandeln, um das Programm etwas zu vereinfachen: "Hey, da wir Durchgangslöcher implementiert haben, sehen Sie: Jetzt geben uns nur fünf weitere Codezeilen an zwei Stellen Vias!!!".

Antworten (4)

Was die anderen Jungs gesagt haben, ist sehr wahr. Ich möchte hinzufügen, dass ich vor etwa 10 oder 15 Jahren aufgehört habe, thermische Erleichterungen zu verwenden. Seitdem wurden vielleicht 30-50.000 Leiterplatten hergestellt und ich hatte nie ein Problem.

In einer Produktionsumgebung ist das Löten an Pins/Pads/Durchkontaktierungen/Löchern, die direkt mit großen Ebenen verbunden sind, aufgrund des Temperaturprofils der Öfen kein wirkliches Problem, und die Öfen neigen dazu, die gesamte Platine und nicht nur die Pads zu erhitzen gelötet werden.

Beim Löten von Hand auf einer Leiterplatte ohne thermische Entlastungen kann es ein Problem geben, wie die anderen bereits betont haben, aber meiner Meinung nach sind die Vorteile ohne thermische Entlastungen weitaus größer als das einfachere Löten von Hand.

Hier sind einige der Vorteile ohne thermische Entlastungen:

  1. Größere Wärmeübertragung auf die Ebenen auf der Leiterplatte. Sie sehen dies am häufigsten bei QFNs und anderen Gehäusen, die ein Erdungspad auf der Unterseite des Teils in der Mitte haben. Dieses Pad soll Wärme auf Durchkontaktierungen und dann auf die Masseebene übertragen.
  2. Einfacheres Routing und Fan-out von BGAs und anderen dichten Teilen. Besonders wenn Flugzeuge unter die BGA gestellt werden.
  3. Geringere Wahrscheinlichkeit, dass die Durchkontaktierung aufgrund von Plattierungs- oder Bohrgenauigkeitsproblemen oder anderen Problemen bei der Leiterplattenherstellung durcheinander gebracht wird (kein großer Vorteil, aber dennoch ein Vorteil).

Letztendlich verwende ich also keine thermischen Entlastungen und hatte keine Probleme (abgesehen von gelegentlichen Handlötproblemen, die leicht zu überwinden sind).

Sie verwenden auch keine thermische Entlastung für Durchgangslochpads?
@DanielGrillo. Rechts. Ich verwende nirgendwo thermische Erleichterungen.
Wo ich arbeite, verwenden wir immer noch thermische Entlastung für Durchgangslochpads. Wir verwenden es nicht für Vias. Wir verkaufen jeden Monat Tausende von Produkten und haben keine Probleme.
"Richtig. Ich verwende nirgendwo thermische Entlastungen" - Heh, versuchen Sie, eine große Durchgangslochkomponente (TO-220 oder eine 1N540x 3A-Diode) auf einer 6-Unzen-Kupferplatine zu entlöten, wenn Sie das tun.
Das Entlöten eines Teils ist ein Eingeständnis, dass Ihr Design nicht robust genug ist, um für immer zu funktionieren (zumindest nach Meinung des Managements) ;)
Wie viele Schichten in Ihren Brettern? Einfache 2-Lagen-Boards sind nicht so schlimm wie 6- oder 8-Lagen-Boards mit Masseflächen, die Wärme in alle Richtungen absaugen.
Ich habe dies und mit Durchgangslochkomponenten auf Boards mit Power Planes versucht; Das Wellenlot wird nicht ohne thermische Entlastung durch die Durchkontaktierung der Stromanschlüsse gezogen. Elektrisch funktioniert die Platine noch, aber die Power-Pin-Lötverbindungen sind definitiv nicht optimal.

IPC2221 Abschnitt 9.1.3 sagt:

9.1.3 Thermische Entlastung in Leiterebenen Eine thermische Entlastung ist nur für Löcher erforderlich, die in großen Leiterflächen (Masseebenen, Spannungsebenen, thermischen Ebenen usw.) gelötet werden. Eine Entlastung ist erforderlich, um die Verweilzeit beim Löten zu verringern, indem während des Lötprozesses Wärmewiderstand bereitgestellt wird

Ich denke, dass es meistens nicht notwendig ist, ein Via thermisch zu erneuern.

Um sicherzustellen, dass der Kupferguss beim Löten der Platine die Wärme nicht ableitet, was zu schlechten Lötstellen führt. Durchkontaktierungen werden manchmal mit Lot gefüllt, um die Zuverlässigkeit zu erhöhen.

Thermische Reliefs sind mit der von mir verwendeten Software optional; Sie können sie wahrscheinlich durch gewöhnliche Durchkontaktierungen herstellen, wenn Sie dies wünschen. Zelten Sie sie, wenn Sie nicht wollen, dass sie gelötet werden.

Einverstanden! Wenn sich das Loch in einer riesigen Massefläche befindet, wird es fast unmöglich, mit einem normalen Bügeleisen richtig zu löten!
@Toybuilder - stimmt, aber mein Punkt sind Durchkontaktierungen, die überhaupt nicht gelötet sind!
Wie gesagt, sie sind manchmal gelötet.
@Leon - Ich habe kaum jemals mit Lot gefüllte Durchkontaktierungen gesehen. Wie würden Sie eine 0,1-mm-Durchkontaktierung füllen, z. B. zwischen den Pads eines 0,5-mm-BGAs? Und noch größere Durchkontaktierungen (die im Bild hat 0,5 mm) sind fast immer mit Lötstopplack bedeckt.
@Leon, ich denke, das Wort "Überschwemmung" passt besser als "Zelt".
@Daniel Grillo "Zelt" ist das "richtige" Wort. Ich stimme zu, dass es ein dummer Begriff ist, aber die Leute wissen, was er bedeutet. Wenn Sie "Überschwemmung" sagen, verstehen sie es möglicherweise nicht. Normalerweise bezieht sich "Fluten" auf Kupferebenen auf einer Leiterplatte, die sich nicht auf den normalen Strom- oder Erdungsschichten befinden.
@David, okay. Danke für Ihre Erklärung. Ich schlage "Fluten" vor, weil ich dachte, dass es häufiger verwendet wird.
@stevenh: Bei Prototypen ist es sehr üblich, Drähte an Durchkontaktierungen zu löten, nicht zuletzt für Testpunkte. Wenn eine Platine (Proto- oder frühe Produktion) geändert werden muss, kann die Verfügbarkeit einer Durchkontaktierung zum Löten die Nacharbeit erheblich erleichtern.
Manchmal geht das andere Ende der Durchkontaktierung direkt zu einem SMD-Pad, und Wärme wird durch die Durchkontaktierung zu den Ebenen versenkt.

Eine ordnungsgemäße thermische Entlastung an TH-Verbindungen ist ein Muss für das bleifreie Wellenlöten. Es ist unmöglich, 50 % Lotfüllung (oder 47 mil, je nachdem, was weniger ist) auf Masseverbindungen ohne thermische Entlastung zu erreichen, insbesondere auf +90 mil dicken Leiterplatten. Es gibt IPC 2221A Abschnitt 9.1.3, der sehr gute Empfehlungen enthält. Ich habe die besten Ergebnisse bei zwei 10-mil-Web-Spoke-Designs für +3 Groundplane-Leiterplatten gesehen.

Warum thermische Entlastungen an Vias?
AntwortenHierDatenschutz-Bestimmungen1y, 0v