Warum MOSFET Pinchoff auftritt

Diese Frage bezieht sich auf verbesserte MOSFETs vom n-Typ. Soweit ich weiß, wird unter der Isolierschicht unter dem Gate des MOSFET eine Inversionsschicht gebildet, wenn eine Spannung an das Gate angelegt wird. Wenn diese Spannung überschritten wird v T , die Schwellenspannung ; Diese Inversionsschicht lässt Elektronen von der Source zum Drain fließen. Wenn eine Spannung v D S angewendet wird, beginnt sich der Inversionsbereich zu verjüngen und wird sich schließlich so stark verjüngen, dass er abschnürt , sobald er abgeschnürt ist (er kann nicht mehr in der Höhe schrumpfen), beginnt er dann, in der Länge zu schrumpfen (Breite) immer näher an der Quelle.

Meine Fragen sind:

  • Ist das, was ich bisher gesagt habe, richtig?
  • Warum tritt diese Abschnürung auf? Ich verstehe nicht, was mein Buch sagt. Es sagt etwas darüber aus, dass das elektrische Feld am Drain auch proportional zum Gate ist.
  • Nach meinem Verständnis bildet sich bei Sättigung des MOSFET eine Verarmungsschicht zwischen dem abgeschnürten Bit und dem Drain. Wie fließt Strom durch diesen erschöpften Teil zum Drain? Ich dachte, die Sperrschicht leitet nicht ... Wie in einer Diode ...

Antworten (1)

Ihre Beschreibung ist korrekt: Angesichts dessen v G S > v T , wenn wir eine Drain-to-Source-Spannung der Größenordnung anlegen v S EIN T = v G S v T oder höher wird der Kanal abgeschnürt.

Ich werde versuchen zu erklären, was dort passiert. Ich gehe in den Beispielen von einem MOSFET vom n-Typ aus, aber die Erklärungen gelten auch für MOSFET vom p-Typ (natürlich mit einigen Anpassungen).

Der Grund für die Abschnürung:

Denken Sie an das elektrische Potential entlang des Kanals: Es ist gleich v S in der Nähe der Quelle; es ist gleich v D in der Nähe des Abflusses. Denken Sie auch daran, dass die Potentialfunktion stetig ist. Die unmittelbare Schlussfolgerung aus den beiden obigen Aussagen ist, dass sich potenzielle Änderungen kontinuierlich bilden v S zu v D entlang des Kanals (lassen Sie mich nicht formal sein und die Begriffe "Potenzial" und "Spannung" austauschbar verwenden).

Geben Sie hier die Bildbeschreibung ein

Sehen wir uns nun an, wie sich die obige Schlussfolgerung auf die Ladung in der Inversionsschicht auswirkt. Denken Sie daran, dass diese Ladung aufgrund der Gate-zu-Substrat-Spannung (ja, Substrat, nicht Source) unter dem Gate akkumuliert wird. Der Grund, den wir normalerweise verwenden v G S in unseren Berechnungen liegt daran, dass wir davon ausgehen, dass das Substrat und die Quelle mit dem gleichen Potential verbunden sind). Nun, wenn sich das Potenzial entlang des Kanals ändert, wenn wir es anwenden v D S ändert sich auch die Gate-zu-Substrat-Spannung entlang des Kanals, was bedeutet, dass die induzierte Ladungsdichte entlang des Kanals variieren wird.

Wenn wir uns bewerben v S EIN T = v G S v T zum Drain wird die effektive Gate-zu-Substrat-Spannung in der Nähe des Drains zu: v e f f = v G S v S EIN T = v T . Dies bedeutet, dass in der Nähe des Drains die Gate-zu-Substrat-Spannung gerade ausreicht, um die Inversionsschicht zu bilden. Jedes höhere Potential, das an Darin angelegt wird, bewirkt, dass diese Spannung unter die Schwellenspannung sinkt und der Kanal nicht gebildet wird – es tritt eine Abschnürung auf.

Geben Sie hier die Bildbeschreibung ein

Was passiert zwischen der Quetschstelle und dem Ablauf:

Die Gate-zu-Substrat-Spannung in diesem Bereich reicht für eine Bildung der Inversionsschicht nicht aus, daher wird dieser Bereich nur verarmt (im Gegensatz zu invertiert). Während in der Verarmungsregion mobile Träger fehlen, gibt es keine Beschränkung des Stromflusses durch sie: Wenn ein Träger von einer Seite in die Verarmungsregion eintritt und ein elektrisches Feld über der Region besteht, wird dieser Träger vom Feld gezogen. Außerdem haben Träger, die in diesen Verarmungsbereich eintreten, eine Anfangsgeschwindigkeit.

All dies gilt, solange die fraglichen Träger sich nicht in der Verarmungsregion rekombinieren. In einem MOSFET vom n-Typ fehlen dem Verarmungsbereich Träger vom p-Typ, aber der Strom besteht aus Trägern vom n-Typ - dies bedeutet, dass die Wahrscheinlichkeit einer Rekombination dieser Träger sehr gering ist (und für praktische Zwecke vernachlässigt werden kann).

Fazit: Ladungsträger, die in diesen Verarmungsbereich eintreten, werden durch das Feld über diesen Bereich beschleunigt und erreichen schließlich den Drain. Es ist normalerweise so, dass der spezifische Widerstand dieses Bereichs völlig vernachlässigt werden kann (der physikalische Grund dafür ist ziemlich komplex - diese Diskussion ist eher für das Physikforum geeignet).

Hoffe das hilft

Es hilft auf jeden Fall! Danke, ich habe das meiste verstanden, bis auf dieses "Nun, wenn sich das Potenzial entlang des Kanals ändert, wenn wir uns bewerben v D S , die Gate-zu-Substrat-Spannung ändert sich auch entlang des Kanals, was bedeutet, dass die induzierte Ladungsdichte entlang des Kanals variieren wird.“ Ist es so: An der Quelle haben die Elektronen ein hohes Potential und daher irgendwie die Inversion ist die Schicht zur Source hin groß, und zum Drain hin haben die Elektronen den größten Teil ihres Potenzials verloren und irgendwie ist die Inversionsschicht dünner?
Nein, diesmal ist Ihre Beschreibung falsch. Gehen Sie zurück zur Definition des MOS-Kondensators: Je größer die Potentialdifferenz zwischen dem Gate und dem Substrat ist, desto mehr Ladung wird unter dem Gate angesammelt (Inversionsladung). Wenn keine Drain-Source-Spannung vorhanden ist, ist diese Potentialdifferenz konstant. Wenn Sie jedoch ein höheres Potenzial an Drain anlegen, steigt auch das Potenzial des Substrats in der Nähe des Drains. Diese lokale Erhöhung des Substratpotentials führt zu einer lokalen Verringerung der Gate-zu-Substrat-Spannung, was zu einer geringeren Inversionsladung (und schließlich zu einer Abschnürung) führt.
Ah ja, die Drain-Source-Spannung widersetzt sich der Gate-Substrat-Spannung, und dieser Gegensatz ist in der Nähe des Drains sehr ausgeprägt und in der Nähe der Source kaum ausgeprägt. Ich vermute, dass aus diesem Grund, wenn die Drain-Source-Spannung gleich der Gate-Substrat-Spannung ist, die Spannung am Drain dieser Gate-Substrat-Spannung im Grunde vollständig entgegengesetzt ist, wodurch die Inversionsschicht winzig wird (Pinch aus) in der Nähe des Abflusses. Vielen Dank dafür, Sie haben es sicherlich viel klarer gemacht als jedes meiner Bücher!
Bitte. Eine kleine Anmerkung: Pinch-Off tritt auf, wenn
v S EIN T = v G S v T
. Dies bedeutet, dass die Gate-zu-Substrat-Spannung im Abschnürbereich nicht unbedingt Null ist, sondern kleiner als die Schwellenspannung
Danke Vasiliy für deine Antwort. Was ich Sie fragen möchte, ist, ob dasselbe für nMOS im Verarmungsmodus gilt oder nur für Transistoren im Anreicherungsmodus? Ich hoffe, Sie verstehen.
@Theo, nach meinem besten Wissen werden nMOS im Verarmungsmodus hergestellt, indem absichtlich ein leitender Kanal mit Silizium vom n-Typ gebildet wird. Für planare nMOS bedeutet dies, dass sich direkt unter dem Gate-Oxid eine Schicht aus ionenimplantierten Dotierstoffen befindet. Diese zusätzliche Schicht ist in Transistoren des Anreicherungsmodus nicht zu finden, daher (obwohl es bei Verarmungs-MOSFETs eine Vorstellung von Abschnürung gibt) denke ich nicht, dass die Antwort auf Ihre Frage positiv sein kann. Ich schlage vor, Sie stellen eine weitere Frage zu Verarmungstransistoren und verlinken diese Frage als Quelle.
Vielen Dank Vasilliy, es war eine sehr schöne Erklärung. Ich habe auch die gleichen Zweifel an dem Thema.