Verstehen der maximalen und minimalen Ausbreitungsverzögerung in Flip-Flops

Question

Verstehen der maximalen und minimalen Ausbreitungsverzögerung in Flip-Flops

Verzögerung
Physik
Flip-Flop
Timing-Analyse

Kwas

Ich habe mich durch digitales Design und Computerarchitektur gearbeitet, bin aber sehr verwirrt von den Gleichungen für die Zeitverzögerung - was die einzelnen Variablen sind und wie man diese Gleichungen konzeptualisiert.

Unter der Annahme, dass keine Zeitverschiebung vorliegt, gibt das Buch die folgenden zwei Formeln an:

T_{P D} \leq T_{C} - (T_{P C Q} + T_{S e T u P})

$t_{pd} \le T_c - (t_{pcq} + t_{setup})$

T_{C D} \geq T_{H Ö l D} - T_{C C Q}

$t_{cd} \ge t_{hold} - t_{ccq}$

Was ich bisher verstehe, ist, dass die Kontaminationsverzögerung die minimale Zeit ist, die vergeht, bevor sich ein eingegebener Wert zu ändern beginnt, und die Ausbreitungsverzögerung die maximale Zeit ist, die vergeht, bevor die Ausgabe sicher aufgelöst wird. Ich verstehe auch, dass die Setup-Zeit die Zeit vor der steigenden Flanke der Uhr ist, die ein Eingang stabilisiert haben muss, und die Haltezeit die Zeit nach der Flanke ist, die wir warten, bevor wir sicher sein können, dass der Ausgang ist stabil.

Unter der Annahme dieses Verständnisses und nicht weiter, können Sie mir bitte die beiden obigen Gleichungen erklären und mir helfen, sie zu konzeptualisieren?

Antworten (1)

Verstehen der maximalen und minimalen Ausbreitungsverzögerung in Flip-Flops

Joe Hass · Answer 1

Die erste Gleichung gibt Ihnen die maximal zulässige Ausbreitungsverzögerung durch einen Block kombinatorischer Logik zwischen zwei getakteten Registern an. Für ideale Flip-Flops wäre die Verzögerung nur die Taktperiode, $T_C$ , aber für echte Flip-Flops müssen Sie die Zeit von der Taktflanke abziehen, bis die Eingänge des Kombinationsblocks (die Ausgänge des ersten Satzes von Flip-Flops) stabil werden, $t_{PCQ}$ , und die erforderliche Einrichtungszeit (wenn die Ausgänge des Kombinationsblocks vor der Taktflanke am zweiten Satz von Flip-Flops stabil sein müssen), $t_{setup}$ .

Die andere Seite der Timing-Analyse besteht darin, dass die Flip-Flop-Eingänge für eine kurze Zeit nach der Taktflanke stabil bleiben müssen, um sicherzustellen, dass die Eingänge richtig verriegelt sind. Diese Eigenschaft eines Flip-Flops wird Haltezeit genannt, $t_{hold}$ . Um die Haltezeitanforderung des zweiten Flip-Flops zu erfüllen, ist es notwendig, dass die Takt-zu-Q-Kontaminationsverzögerung, $t_{ccq}$ , zuzüglich der Kontaminationsverzögerung der kombinatorischen Logik, $t_{cd}$ , muss größer sein als die Haltezeitanforderung des Flip-Flops. Wenn Sie die Gleichung neu anordnen, können Sie die Beziehung zwischen einem Merkmal der kombinatorischen Logik angeben, $t_{cd}$ , zu den beiden Eigenschaften der Flip-Flops, $t_{hold}$ Und $t_{ccd}$ .

In der Praxis werden Sie viele kombinatorische Pfade in einem Logikblock zwischen zwei Registersätzen haben. Für die erste Gleichung sollten Sie die größte Ausbreitungsverzögerung auf jedem Pfad verwenden, während Sie für die zweite die kleinste Kontaminationsverzögerung auf jedem Pfad verwenden sollten.

Können Sie etwas detaillierter erklären, warum tccq + tcd größer sein muss als die Haltezeitanforderung des Flip-Flops?
Die Summe von $t_{ccq}$ Plus $t_{cd}$ ist die Mindestzeit von einer Taktflanke, bis die Ausgänge der kombinatorischen Logik beginnen, sich zu ändern. Die kombinatorischen Logikausgänge sind mit den Eingängen anderer Flip-Flops verbunden, und die Logikausgänge müssen die Haltezeit dieser Flip-Flops erfüllen, das heißt $t_{hold}$ .
Ich verstehe nicht, wie die Mindestzeit, zu der sich die Ausgänge der kombinatorischen Logik zu ändern beginnen, überhaupt mit der Haltezeit des anderen Flipflops zusammenhängt. Wenn der Ausgang der kombinatorischen Logik zum Eingang des zweiten Flip-Flops wird, warum ist dann die Haltezeit, die ein Maß für die stabile Zeit NACH dem zweiten Flip-Flop ist (es sei denn, das ist falsch), überhaupt relevant?
Ich weiß nicht, wie ich es anders erklären soll. Der $t_{hold}$ ist eine spezifizierte Anforderung des Flip-Flops, wie lange Daten nach einer Taktflanke stabil bleiben müssen . Die Summe von $t_{ccq}$ Und $t_{cd}$ sagt uns, wie lange Daten nach einer Taktflanke tatsächlich stabil bleiben.
Warten Sie - ist $t_{hold}$ ein Maß dafür, wie lange es nach der Taktflanke dauern wird, bis die Daten einen stabilen Zustand erreichen oder sind $t_{hold}$ ein Maß dafür, wie lange nach der Taktflanke wir sicher sein können, dass die Ausgabe stabil ist?
Weder. Die Haltezeitangabe für ein Flip-Flop gibt an, wie lange der Dateneingang nach einer Taktflanke gültig und unverändert bleiben muss , um sicherzustellen, dass die Daten ordnungsgemäß im Flip-Flop gespeichert werden.

Verstehen der maximalen und minimalen Ausbreitungsverzögerung in Flip-Flops

Kwas

Antworten (1)

Joe Hass

Kwas

Joe Hass

Kwas

Joe Hass

Kwas

Joe Hass

Verriegelungsschaltung, die den Ein-Zustand für verschiedene Ausgänge verzögert

Verwenden von Register-Retiming zur Pipeline eines Moduls

Wie berechnet man die Latenz einer Schaltung?

Metastabilität in 3- oder 2-Flop-Synchronisierern, wenn die Eingabe für mindestens 2 Takte gültig ist

D-Flip-Flop Hold und Setup-Timing

Minimale Taktperiode von der Einrichtungs- und Haltezeit

Einrichten und Halten der Zeitausgabe bei Verletzung

Bedeuten mehr Logikgatter in Reihe eine stärkere Verlangsamung des Ausgangsergebnisses?

Verzögerungen und/oder wie man die Uhr in einer Schleife manuell durchläuft, wenn man eine Verilog-Testbench erstellt, um FSM für die Mikrocode/ROM-Konvertierung zu testen

EEPROM 25LC1024-Problem mit PIC32MX-OLIMEX-Karte