Alle Fragen und Antworten zum Thema: Verilog

• SystemC im Vergleich zu anderen HDLs [geschlossen]

  • vhdl
  • Design
  • Physik
  • Verilog

• Ich möchte eine mathematische Gleichung in FPGA implementieren, sollte ich eine CPU beschreiben oder kann ich dies nur per Code tun?

  • FPGA
  • Physik
  • Verilog

• Verhindern, dass das Verilog-Modul wegoptimiert wird

  • Physik
  • Verilog

• Welche Frameworks für Transaktionsmodellierung und Paketverknüpfung gibt es?

  • Physik
  • Verilog

• Ethernet-Paket-Dump im FPGA-Speicher wird beschädigt

  • Physik
  • Verilog
  • Ethernet

• Verilog zum schematischen Block

  • vhdl
  • Physik
  • Verilog

• Was ist der Zweck der Simulation vor der Synthese?

  • Physik
  • Verilog
  • Simulation

• Wird dieser Code einen Latch erstellen?

  • Physik
  • Verilog

• Verfahrensblöcke in verilog

  • Physik
  • Verilog

• Festlegen von FPGA-Pins als virtuell

  • FPGA
  • Physik
  • Verilog

• Gatter mit einer parametrisierten Anzahl von Eingängen erzeugen

  • Physik
  • Verilog

• Wie liest man hexadezimale Daten aus einer Textdatei und schreibt sie in Verilog in den Speicher?

  • Physik
  • Verilog

• Zusammenhang zwischen Deltazyklus und Ereignisplanung in der Verilog-Simulation?

  • Physik
  • Verilog
  • Simulation

• Die nicht blockierende Zuweisung funktioniert in Verilog nicht wie erwartet

  • Physik
  • Verilog

• Wie kann die Anzahl der Taktzyklen, die zum Ausführen eines Befehls in einem Pipeline-Prozessor erforderlich sind, geringer sein als die Pipeline-Latenz?

  • vhdl
  • Physik
  • Verilog