2-Bit-Synchronschaltung, die nur mit Takt [Q] arbeitet

Ich versuche, die folgende digitale Telefonieschaltung durch Anwenden von Time Division Multiplexing (TDM) herzustellen.

Ich habe Probleme herauszufinden, wie man einen 2-Bit-Zähler erstellt, der von 0 bis 3 zählt, bei einer steigenden Flanke einer Uhr eins hinzufügt und dann die Zählung auf Null zurücksetzt und so weiter.

Der 2-Bit-Zähler dient als Auswahlleitung für MUX, DMX und den 2-Bit-Decoder.

Ich plane die Implementierung eines synchronen JK-Flip-Flops, das jedoch zusätzlich zur Uhr zwei Eingänge (J und K) benötigt. Gemäß dem Diagramm unten ist der einzige Eingang in den Zähler, der den Zähler antreibt, die Uhr. Wie kann ich also einen JK implementieren, ohne die JK-Eingänge und nur die Uhr zu benötigen, oder gibt es ein besseres Flip-Flop / Latch, das verwendet werden kann? Hinweis Ich bin erst seit 2 Wochen neu im Design digitaler Schaltungen, weiß also nicht viel.

Geben Sie hier die Bildbeschreibung ein

Der standardmäßige asynchrone 2-Bit-Zähler verwendet nur 1 Dual-D-FF mit Qbar1 bis D1-Eingang und Q1 bis CLK2 und wieder Qbar2 bis D2 mit {Q1; Q2) gibt mit Q1=/2, Q2=/4 Takteingang 74HC74 mit ansteigender Flanke an CLK1 aus

Antworten (2)

Es gibt alle möglichen Wege.

JK

schematisch

Simulieren Sie diese Schaltung – Mit CircuitLab erstellter Schaltplan

T (im Wesentlichen ein JK, bei dem beide Eingänge miteinander verbunden sind

schematisch

Simulieren Sie diese Schaltung

D (Im Wesentlichen ein JK mit umgekehrtem K und beide zusammengebunden)

schematisch

Simulieren Sie diese Schaltung

Beachten Sie, dass die JK-Implementierung die Eingänge des ersten FF hoch bindet und dies bei den meisten Zählern nicht als Eingang angezeigt wird.

Was bedeuten FF und Logic High?
@SajSeesSound - Du weißt, wie Logik mit Einsen und Nullen umgeht? Nun, in den meisten Logiksystemen ist eine 1 eine hohe Spannung und eine 0 eine niedrige. Ein logisches Hoch ist also eine 1. In CMOS erfolgt dies am einfachsten durch Anschließen an die Logikstromversorgung. FF steht für „Flip-Flop“.

Dies ist die gebräuchlichste Art, einen 74HC74 zu verwenden

Geben Sie hier die Bildbeschreibung ein

Da Sie jedoch nicht nur einen 8-kHz-Takt und einen 2-Bit-Zähler benötigen, benötigen Sie einen 24-Kanal-Zähler, um den ersten Zeitschlitz zu decodieren, was normalerweise mit einem CD4020 und Gates für / 24 für DS1 erfolgt, oder verwenden Sie einen binär adressierbaren 1 von 24-Port-MUX

Das ist kein Synchronzähler. Es ist ein Wellenzähler.
Nachdem ich zuvor ein DS1 BER-Testset für 1,544 Mb/s und 8 kHz Bildrate entwickelt hatte. Ich verstehe die Anforderungen. Je nachdem, wie der MUX DEMUX ausgeführt wird, kann er die "Gate-Zeiten des synchronen Zählers" verzerren. Ich sage nur, dass dies bei diesen langsamen MUX-Frequenzen am häufigsten der Fall ist, dh asynchron mit 8-MHz-Chips, die in diesem Fall mit viel langsameren Raten arbeiten. Normalerweise Die serielle Verbindung wird mit der Master-Bituhr neu synchronisiert, sodass synchrone Zähler hier vollständig unnötig sind
2-Bit-Synchronschaltung, die nur mit Takt [Q] arbeitet
AntwortenHierDatenschutz-Bestimmungen1y, 0v