Abschluss auf Ethernet-Leitung mit Magnetics

Ich versuche, dieses Schema zu verstehen:RJ45-Ethernet mit Magnetik

Die Ethernet-Leitungen enden in einem Gerät, dessen Eingang bereits mit 100 Ohm terminiert ist. Die Magnete haben ein Verhältnis von 1 CT: 1, daher sollte der Eingang des RJ45-Anschlusses auf jeder Leitung einen Abschlusswiderstand von 50 Ohm haben, wie die in der Abbildung, die nicht montiert werden sollten. Außerdem gibt es diese 22-Ohm-Widerstände, die ich nicht verstehe. Ich habe gelesen, dass das Setzen eines 22-Widerstands eine Faustregel für den Hochgeschwindigkeits-Signalabschluss ist, aber ich verstehe ihren Nutzen in diesem Fall nicht.

Woher hast du den Schaltplan? Ich habe diese noch nie in Ethernet-Schaltplänen gesehen.
Es ist ein Schema, das mir gegeben wurde, und jetzt beschäftige ich mich mit diesem schematischen Design, das bereits teilweise fertig ist, aber ich habe noch nie eine Ethernet-Schnittstelle implementiert und versuche es daher zu verstehen.
Auch für die Netzwerkanschlüsse eines PHYs habe ich solche Widerstände noch nicht gesehen. Sie sind wahrscheinlich nicht notwendig. Aber Sie könnten sie trotzdem dort lassen, wenn Sie befürchten, dass sie gebraucht werden. Wenn das Board kommt, messen Sie Ihre Signale und wenn etwas seltsam erscheint, können Sie sie jederzeit durch 0 Ohm ersetzen.

Antworten (2)

Nach meiner Erfahrung, da stimme ich auch zu, sind diese Widerstände dort überhaupt nicht üblich. Ich habe so etwas noch nicht gesehen. Ich würde solche Vorwiderstände auf den MAC-Schnittstellensignalen erwarten, um deren Energie und Anstiegszeit aus EMV-Gründen zu reduzieren.

Darüber hinaus hat Microchip diese Widerstände auch nicht auf dem Evaluierungsboard für den spezifischen PHY, der verwendet wird.

Ich kann nur vielleicht vermuten, auch gemäß dem Kommentar zum Schaltplan ( ETH_couples: 100 Ohm differentielle Impedanzanpassung ) , dass wer auch immer das Design gemacht hat, auch dafür gesorgt hat, dass die Leiterbahnen absichtlich eine Impedanz haben, die nicht gleich ist 50 Ω oder wusste, dass es der Fall sein würde. Und mit diesen Widerständen hat er dafür gesorgt, dass es einen korrekten Abschluss zum tatsächlichen Impedanzwert der Leiterbahnen gibt. In einem ähnlichen Sinne sagt auch Andy alias: Die interne Ausgangsimpedanz plus der externe Vorwiderstand ist gleich der Leiterbahnimpedanz.

Das ist nur eine Vermutung, aber mir fällt nichts Besseres ein.

Die Leitungen, die von links hereinkommen und als „ETH_TX“ bezeichnet werden, haben keine Ausgangsimpedanz von Null Ohm. Wenn sie also eine Ausgangsimpedanz von nominell 28 Ohm haben, ergibt diese Impedanz plus die 22 Ohm 50 Ohm.

Für die ETH_RX-Leitungen kann es eine ähnliche Geschichte geben, oder wenn Sie den vollständigen Schaltplan hätten, der die Chipschnittstelle zeigt, könnte dies sowohl für die RX- als auch für die TX-Leitungen klarer werden.

Der Chip auf der linken Seite ist der KSZ8051 ww1.microchip.com/downloads/en/DeviceDoc/00002310A.pdf und das Datenblatt besagt, dass die Leitungen einen Onchip-Abschluss haben
Der DS scheint nicht anzugeben, was das interne Z von txp oder txm ist. Auf welcher Seite hast du es gesehen?
Es sagt nicht den Wert, aber es heißt zum Beispiel auf Seite 4, dass sie einen Onchip-Abschlusswiderstand für die Differenzpaare verwenden
Abschluss auf Ethernet-Leitung mit Magnetics
AntwortenHierDatenschutz-Bestimmungen1y, 0v