Ich muss einen Videoformatkonverter mit einem ADC-IC verbinden, der analoge RGB-Daten in digitale umwandelt. Die Verbindung zwischen diesem ADC und dem Konverter ist ein 20-Bit-Datenbus, der mit etwa 170 MHz taktet. Da ich die PCB-Bereichsbeschränkungen habe, kann ich die Leiterbahnlänge dieses Datenbusses nicht perfekt anpassen. Ich habe gehört, dass es je nach Frequenz abgestimmte Spurlängentoleranzen gibt, damit die Signalerfassung durch das Ziel nicht beeinträchtigt wird.
Meine Frage ist, wie man Spurlängentoleranzen in einem Hochgeschwindigkeits-PCB-Design berechnet. (bei differentiellem Paar-Routing und Hochgeschwindigkeits-Datenbus-Routing)
Bei der Längenanpassung geht es um das Timing. Wenn Sie also wissen möchten, wie genau Sie die Länge anpassen müssen, müssen Sie das Timing-Budget für Ihre Schnittstelle verstehen. Signale verlassen Ihre Quelle und erreichen Ihr Ziel mit einer zeitlichen Beziehung. Ihr Receiver benötigt ein bestimmtes zeitliches Verhältnis zwischen Takt und Daten, um eine korrekte Funktion zu gewährleisten. Dies wird normalerweise als Setup-and-Hold-Zeit definiert oder wie lange vor der Taktflanke Ihre Daten gültig sein müssen und wie lange danach gültig bleiben müssen.
Es gibt mehrere Dinge in einem System, die dieses Budget auffressen, von denen eines Ihr Routing sein wird. Manchmal teilt Ihnen ein Hersteller diese Informationen mit, manchmal müssen Sie sie aus den Eingangs- und Ausgangszeitdaten Ihres Senders und Empfängers ableiten. Natürlich ist es einfach zu sagen naja ich muss genau passen, dann musst du nicht drüber nachdenken :)
Aber denken wir kurz darüber nach. Du hast ein 170 MHz Signal? Das ist eine Periode von 5,882 ns. Was würde passieren, wenn Sie alle Ihre Daten innerhalb eines Zolls der Uhr weiterleiten würden? Was wäre der zeitliche Unterschied im schlimmsten Fall. Die Ausbreitungszeit für eine Leiterbahn der obersten Schicht, ein Mikrostreifen, beträgt etwa 150 ps/Zoll. Ein Unterschied von 1 Zoll wird also ein Datensignal von der Uhr +/- 150 ps verzerren. Das ist wirklich nicht schlecht, wenn man Ihre Taktperiode von 5,882 ns bedenkt. Tatsächlich sind 170 MHz wirklich nicht so schnell.
Wenn Sie den Ausgangsversatz Ihres Senders und Ihre Setup- und Haltezeiten für Ihren Empfänger verstanden haben, könnten Sie eine Zahl für die akzeptable Routing-Verzögerung finden. Natürlich gibt es noch andere Faktoren, Clock-Jitter, ISI usw., aber das sollte Ihnen eine gute Vorstellung davon geben, was Sie tun können.
In Ermangelung einer Spezifikation für den Busstandard oder das Empfänger-Timing können Sie eine Faustregel anwenden, z. B. den Skew auf weniger als 5 % der Taktperiode zu halten. Signale auf einer FR4-Leiterplatte breiten sich mit etwa halber Lichtgeschwindigkeit aus, daher sollten Sie Ihre längste Leiterbahn nicht mehr als 44 mm länger als die kürzeste Leiterbahn machen. Nicht zu schwierig. Vorzugsweise sollte die Länge der Taktspur irgendwo dazwischen liegen.
Übrigens kann die analoge Signalintegrität bei diesem Design ein größeres Problem darstellen als die digitale. Achten Sie darauf, kein Schaltrauschen von den digitalen Leitungen in die analogen Eingangssignale einzukoppeln. Lesen Sie die Tipps von Henry Ott (insbesondere Nr. 4, 8, 9, 10, 17) und kaufen Sie am besten sein Buch.
mkeith
Thilina S. Ambagahawaththa