Unterschiedliche Spurlückenänderung des Paars: plötzlich vs. allmählich

Ich schließe gerade das Routing für eine 18-Layer-Platine ab, die viele, viele differenzielle Leiterbahnen benötigt, um mit Geschwindigkeiten von bis zu 16 Gbit/s zu laufen. (FYI: 100 Ω Impedanz, Isola I-Speed-Kerne und Prepreg.) Diese Spuren stammen von einem MPSoC (BGA) mit TX/RX-Paaren bei 100 Ω Impedanz. Alle Vias müssen Durchgangslöcher sein.

Meine Designeinschränkungen begrenzen mich aufgrund der Durchgangsloch-Vias beim Routing unter dem MPSoC auf ungefähr 3 mil Leiterbahnlücke und breiten sich dann auf ungefähr 6 mil aus, wenn die Leiterbahnlücke unter dem MPSoC nicht mehr begrenzt ist.

Ich habe Probleme bei der Entscheidung, ob sich meine Differentialspurenpaare plötzlich oder allmählich ausbreiten sollen. Ich habe gelesen, dass bei Hochgeschwindigkeitsdesigns die Leiterbahnbreite (nicht die Leiterbahnlücke) direkt vor einem Pad allmählich auf die Padbreite aufgefächert wird, um die plötzliche Impedanzänderung zu minimieren, ähnlich wie bei einem Träneneffekt. Obwohl es logisch erscheint, diesen Begriff zu übernehmen und ihn auf Spurlücken auszudehnen, wirft er zwei Fragen auf:

  1. Ist diese Überlegung überhaupt richtig? Ein speziell unbenanntes Evaluierungsboard mit Leiterbahnpaaren, die mit einer viel höheren Bandbreite als meiner laufen (siehe unten), verwendet eine "plötzliche" Lückenänderung, unabhängig davon, ob es sich bei den Leiterbahnpaaren um A) "normale" Hochgeschwindigkeitspaare mit 45 ° -Bögen oder B handelt ) "super duper" hohe Geschwindigkeit und erfordert gekrümmte Spuren.

  2. Was ist eine zu große Länge eines differentiellen Leiterbahnpaars, um die Lücke zu ändern? Wenn meine Argumentation richtig ist, gibt es keine maximale Länge der "Änderung der Lücke", aber dies fühlt sich intuitiv nicht richtig an.

Hier ist ein Beispiel aus dem oben erwähnten Evaluierungsboard, wobei die plötzlichen Spurlückenänderungen rot eingekreist sind.

Geben Sie hier die Bildbeschreibung ein

Hier ist ein Beispiel meines Boards, mit plötzlichen Änderungen, die blau markiert sind, und den allmählichen Änderungen, die grün markiert sind.

Geben Sie hier die Bildbeschreibung ein

Könnte jemand bitte die bessere Strategie für diese Situation empfehlen und erklären, warum entweder die plötzliche Änderung der Lücke (ergo, Impedanz) oder die allmähliche Änderung der Lücke (Impedanz) besser funktioniert?

Ich denke, das Verjüngen der Spuren wird eine geringere Fehlanpassung aufweisen, aber warum nicht alle Signale gemäß Ihrer 3mil-Einschränkung leiten?
@ZelmaB Weil ich eine Lücke von 6 mil benötige, um die Impedanzbeschränkung von 100 Ω zu erfüllen.

Antworten (2)

Ein paar Dinge zuerst:

  • Wenn Sie den Abstand ändern, müssen Sie auch die Leiterbahnbreite ändern, um die gleiche Impedanz zu erhalten.
  • Ich nehme an, eine allmähliche Anpassung wäre ideal, aber für jeden Punkt in diesem Übergangsbereich müssen die Leiterbahnbreite und der Abstand so sein, dass die Impedanz in Ordnung ist. Dies führt nicht zu einem geraden Fächermuster, sondern zu komplizierten gebogenen Mustern.
  • Wenn Sie nicht bereit sind, dieses lange Übergangsmuster, das überall die richtige Impedanz hat, richtig zu entwerfen, ist das Nächstbeste, direkt von der alten Breite und Lücke auf die neue Breite und Lücke zu springen, was eine ungefähr konstante Impedanz bewirkt. Die Länge der Impedanzfehlanpassung wird sehr kurz sein und die Wellenausbreitung nicht so stark behindern.

Könnte jemand bitte die bessere Strategie für diese Situation empfehlen und erklären, warum entweder die plötzliche Änderung der Lücke (ergo, Impedanz) oder die allmähliche Änderung der Lücke (Impedanz) besser funktioniert?

Es gibt keine Impedanzänderung, wenn es richtig gemacht wird. Beachten Sie, wie sie die Leiterbahnbreite im Evaluierungsboard verengen, wenn sie von den beiden Einzellinien zum engen Diff-Paar gehen. Dies geschieht, um vor und nach der Änderung die gleiche Impedanz zu erhalten. Sie waren nicht motiviert, einen schrittweisen Wandel wie oben erläutert zu gestalten. Also entschieden sie sich für den plötzlichen Schrittwechsel. Anscheinend ist es gut genug für diese Anwendung.

Ich befürchte, dass die anfängliche 3-Mil-Lücke unter dem BGA entweder eine Stapelanpassung oder eine Spurbreitenanpassung erfordert, die wir einfach nicht haben: / Aber Ihr Rat hat mich tatsächlich ermutigt, das Reißbrett noch einmal zu besuchen. Ich kann Leiterbahnen mit einer Breite von 3 mil und einer Lücke von 6 mil verwalten, wenn ich zulasse, dass mein Leiterbahn-zu-Via-Abstand kleiner ist, nämlich 7,5 mil. (Durchkontaktierungen haben einen Lochdurchmesser von 8 mil und einen Plattierungsdurchmesser [einschließlich Lochdurchmesser] von 12 mil.) Glauben Sie, dass diese Multi-Gigabit-Leiterbahnen, die nur 7,5 mil von den Durchkontaktierungen entfernt sind (im Gegensatz zu den jetzt etwa 9 mil), nicht- vernachlässigbarer Eingriff?
@wisner Ich kann tbh nicht ganz folgen. Wenn Sie das Diff-Paar auf die kleinsten nach Ihren Designregeln zulässigen Abmessungen einstellen, erhalten Sie maximalen Abstand zu den Durchkontaktierungen. Via Abstand sollte mindestens 2 Leiterbahnbreiten IMO betragen. Wenn dies nicht möglich ist, sollten Sie nur 1 Leiterbahn zwischen Durchkontaktierungen führen und die zweite Leiterbahn durch eine andere Lücke. Gehen Sie außerhalb des Via-Waldes weiter zu etwas, das gute Erträge verspricht. Entschuldigung, wenn ich nicht auf Ihre Frage eingegangen bin.
Der Kern meiner Frage war, wenn mein Abstand zwischen Ring und Spur von 9 mil auf 7,5 mil geändert würde, glauben Sie, dass dies bei hohen Geschwindigkeiten zu starken Interferenzen führen würde?
@wisner Hängt auch von der Dicke des Dielektrikums ab. Bei einem Dielektrikum von 4 mil ist ein Spalt von 7,5 mil (während eines kurzen Verlaufs der Spur) wahrscheinlich in Ordnung. Bei einer höheren Dicke des Dielektrikums möchten Sie mehr Freiraum. Wichtig ist aber auch, dass die Nähe kurz ist. Pins in der Nähe von Komponenten sind ebenfalls nah und kein Problem. Ich würde also sagen, dass ein Spalt von 7,5 mil wahrscheinlich in Ordnung ist, insbesondere für eine Dielektrikumsdicke von 4 mil und darunter.
Das ist die beste Nachricht, die ich die ganze Woche gehört habe! Vielen Dank für deinen Rat, @tobalt <3

Eher eine Referenz als eine Antwort, aber gemäß IPC-2223E (Sectional Design Standard for Flexible/Rigid-Flexible Printed Boards)

"Der Leiterabstand für differentielle Paare, die für kontrollierte Impedanz verwendet werden, sollte über die Länge des Leiters konstant gehalten werden, um unerwünschtes Signalrauschen / Signalfehlanpassung zu vermeiden."

Ich gehe davon aus, dass dies allgemein anwendbar ist und nicht nur eine gute Praxis für starrflexible Leiterplatten ist.

Leiterabstand für differentielle Paare

Danke schön. Ich dachte, ich hätte genauer werden sollen. Für eine Impedanz von 100 Ω ist ein Spalt von 6 mil erforderlich, aber dieser Spalt von 6 mil passt nicht unter das BGA. Daher versuche ich, die mögliche Lücke der Karte (3-4,5 mil) unter der BGA zu nutzen, und gehe dann zu 6 mil über, nachdem ich den BGA-Bereich verlassen habe. Denken Sie, dass es in diesem Fall immer noch einen einzigen 3 => 6 mil-Übergangspunkt geben sollte?
Unterschiedliche Spurlückenänderung des Paars: plötzlich vs. allmählich
AntwortenHierDatenschutz-Bestimmungen1y, 0v