Geringe Leistung im MC34063-Chip. Falsche BJT-Spannungen, Timings außerhalb der Spezifikation - wie man einem Datenblatt nicht vertraut

BEARBEITEN ganz unten.

In Bezug auf eine frühere Frage, die ich gelöst habe, bezog sie sich auf eine invertierende Boost-Konfiguration des MC34063 mit der folgenden Anordnung:

Bild 1Geben Sie hier die Bildbeschreibung ein

Ich erkannte, dass meine Schaltung und meine Berechnungen richtig waren, und die Frage war gelöst. Offen blieb allerdings eine andere Frage: warum die Vsat des internen Schalters laut Messungen etwa 1,6 V betrug, nach der Bauteilauswahl aber dennoch im Bereich kleiner 0,5 V (aus Datenblatt) liegen sollte.

Um die Komponentenauswahl noch einmal zusammenzufassen:

  • R1 = 0,33 Ohm
  • C1 = 47 μF (elektrolytisch)
  • R2 = 49,5 kOhm
  • R3 = 2,49 kOhm
  • C3 = 680 pF
  • D1 = V4PAN50-M3/I
  • L1 = SRN1060-221M
  • C6 = 47 μF (elektrolytisch)

Ich hatte die korrekten 50 mA bei der minimalen Eingangsspannung von 6,5 V, die sich aus der folgenden Formel ergibt:

T Ö N T Ö F F = | v Ö | + v D ich Ö D e v ich N v S A T

Beim Messen des Ein-/Aus-Zeitverhältnisses im schlimmsten Fall der minimalen Eingangsspannung bei maximaler Last (50 mA) entdecke ich, dass die minimale Eingangsspannung 6,5 V beträgt, da das Ein-/Aus-Zeitverhältnis 5,2 und Vsat 1,6 beträgt v. Durch das Einfügen von Werten in die Formel wird tatsächlich überprüft, was passiert.

Meine Frage ist, warum der Chip mit allen 6 Teilen, die ich ausprobiert habe, ein Ein / Aus-Zeitverhältnis nahe dem Minimum im Datenblatt hält und warum der Vsat so hoch ist (weit außerhalb der Spezifikation).

Dies ist die Scope-Erfassung von Pin 3 auf Kanal 1 (Timing-Kondensator) und Pin 2 auf Kanal 2:

Bild 2Geben Sie hier die Bildbeschreibung ein

Und hier auf Kanal 2 und 4 sind jeweils der Pin 2 und der Pin 1 (mit 7 und 8 kurzgeschlossen), die die Eingangsspannung bei etwa 6,5 ​​V zeigen (bei der Erfassung ist sie jedoch niedriger bei 6,1 V ...), und während der Einschaltzeit beträgt die Induktorspannung etwa 4,5 V, siehe Erfassung:

Bild 3Geben Sie hier die Bildbeschreibung ein

Die Erfassung erfolgt mit einer leichten Last, wie Sie sehen können, geht der Induktorstrom auf Null und die Spannung oszilliert mit einer bestimmten Resonanzfrequenz, bevor sie auf Null abfällt.

Ist hier irgendetwas offensichtlich?

BEARBEITEN:

  • Es gab eine Beschwerde darüber, dass ich nicht den ursprünglichen Schaltplan habe, den ich verwendet habe, also hier ist er.
  • In einer Antwort wurde ich auch darauf hingewiesen, dass die maximale Vce sat 1,3 V beträgt, während ich erwähnen möchte, dass es 0,5 V waren. In der Tat habe ich mich geirrt, aber es ist auch wichtig zu erwähnen, dass dies immer noch nicht meinen Messwert von 1,6 V erklärt, der über dem absoluten Maximum liegt.
  • Eine Scope-Akquisition war nicht überzeugend, da ich jetzt keinen Zugriff darauf habe, werde ich etwas später mit einem besseren aktualisieren.

BEARBEITEN 1:

  • Scope Acquisition aktualisiert in diesem EDIT1 gepostet:

Bild 4Geben Sie hier die Bildbeschreibung ein

Das natürliche Nachschwingen des Oszillators zeigt nun, dass kein grundlegender Fehler in meiner Einrichtung/Kalibrierung vorliegt.

Die offene Frage, in Anbetracht der Beobachtungen, die ich vom Vce_sat erhalten habe, ist die folgende:

Warum bleibt die V_ce um den Maximalwert aus dem Datenblatt (max. 1,3 V, gemessen 1,6 V), weit entfernt vom Typischen? Und aus der vorherigen Frage , warum bleibt das t_on/t_off-Verhältnis um den Mindestwert von 5,27, wobei das Minimum 5,2 beträgt? Hängt das irgendwie zusammen? Habe ich noch etwas verpasst?

Ich frage mich nur, ob jemand anderes ein ähnliches Problem mit ähnlichen Spezifikationen hatte. Ich verwende eine von mir entworfene Leiterplatte. Da ich keine Probleme habe, die Erdung der Oberseite des von mir erstellten Testboards (die Unterseite ist nur eine ganze GND-Ebene) und auch eine 3D-Ansicht zu posten, hoffe ich, dass ich jetzt einige weitere Einblicke geben kann:

Außerdem sind die effektiv montierten Komponenten die im ursprünglichen Schaltplan gezeigten.

Bild 5 Geben Sie hier die Bildbeschreibung einBild 6Geben Sie hier die Bildbeschreibung ein

Wenn Sie einen Schaltplan zeigen, übertrumpft er Worte. Wenn Sie dann Wörter verwenden, um neue Werte von Komponenten anzugeben, die bereits in diesem Schaltplan platziert sind, erweisen Sie dem Leser einen schlechten Dienst. Verwenden Sie Ihren bevorzugten Bildeditor und aktualisieren Sie die Schaltung und werfen Sie die Wörter weg, die (ziemlich schlecht) versuchen, dasselbe zu tun. Vereinfache für den Leser und vermerke im Diagramm den Lastwiderstand. Seien Sie spezifisch und bitten Sie die Leute nicht zu raten.
Sind Sie sicher, dass Ihr Zielfernrohr richtig kalibriert ist? Vielleicht hat einer der Kanäle einen kleinen Spannungsoffset, wodurch die berechnete Differenz falsch wird. Versuchen Sie, beide Kanäle an Pin 1 anzuschließen, und sehen Sie, ob Sie einen Nullunterschied erhalten.
In Bezug auf den Schaltplan hoffe ich wirklich, dass er mit dem neuen Update mehr hilft. @TooTea Ich werde bald eine vollständigere Akquisition vornehmen.
Ich verstehe die Scope-Aufnahmen nicht, welche Farbe hat welcher Pin?
@bobflux Ich habe mit dem angegebenen Kanal bearbeitet, der dem relativen Pin zugeordnet ist - das für das erste Bild vergessen!
OK! Bei der ersten Oszilloskopaufnahme "Pin 1 (kurzgeschlossen mit 7 und 8) auf Kanal 2" sehe ich viele Spannungsabfälle, und die Eingangseinstellung ist 10 V / div DC, aber wie kann das sein, da die Pins 1-7-8 sind soll die Eingangsspannung sein, die sollte recht stabil sein...
Meine Güte, ich habe die Beschreibung auf dem Bild vertauscht, jetzt ist sie richtig, Entschuldigung. Andere Fehler sollte es hoffentlich nicht geben.
@thexeno gibt es noch einen unbeantworteten Aspekt oder ist dieses Problem gelöst?
@ChristianB. Entschuldigung, ich konnte die Antworten nicht so analysieren, wie ich es jetzt tat. Die Ablaufzeit des Kopfgeldes ist mir bekannt.

Antworten (5)

Eine kurze Überprüfungssimulation mit LTSpice und dem MC33063A-Modell von http://ltwiki.org/index.php?title=Simulating_the_MC34063_in_Inverter_Configuration_with_an_Accurate_TL431A_Model ergibt das folgende Verhalten (man muss die I2-Deklaration unter dem Kommentar "force f/f reset at startup" entfernen im Modell):

Simulationsergebnis der MC34063-Schaltung. Simulationsergebnis für gezeigte Schaltung.  Dargestellt sind die Spannungen vor (grün) und nach (blau) dem Transistor.Simulationsergebnis für gezeigte Schaltung. Dargestellt sind die Spannungen vor (grün) und nach (blau) dem Transistor.

Dies stimmt gut mit den erfassten Kurven überein. Eine kurze Inspektion zeigt den Strom durch R3 und den Spannungsabfall zwischen Pin 1,7,8 und 2 gemäß der Simulation.Geben Sie hier die Bildbeschreibung ein

Also, was ist los? Nun, eine kurze Suche ergibt, dass einige Datenblätter tatsächlich die folgende Kurve zeigen:

Geben Sie hier die Bildbeschreibung ein

Dies sieht aus wie das beobachtete Verhalten. Ein genauerer Blick auf die Specs zeigt, dass sie tatsächlich ein wenig „schummeln“: Sie zeigen die CE der einzelnen Stufen. Sie müssen beide addieren, um den tatsächlich relevanten Gesamt-CE zu erhalten.

EDIT: um das hinzuzufügen T Ö N T Ö F F Frage - wie in der Simulation beobachtet ICH P k beträgt etwa 330 mA für eine 1-Ohm-Spannungsversorgung. Unter der Annahme eines Ausgangslaststroms ICH Ö von 25 mA bekommt man

ICH P k = 2 ICH Ö ( T Ö N T Ö F F + 1 ) => ICH P k 2 ICH Ö 1 = T Ö N T Ö F F = | v Ö | + v F v ich N v S A T => | v Ö | = ( ICH P k 2 ICH Ö 1 ) ( v ich N v S A T ) v F ( 330 M A 2 25 M A 1 ) ( 6.3 v 1.5 v ) 0,4 v 27 v
Dies ist bereits ziemlich nah an der Zielspannung. Man wird feststellen, dass die meisten Parameter wie v F Und v S A T sind eigentlich stromabhängig. Eigentlich ICH P k sinkt bei Annäherung an die theoretische maximale Spannungsgrenze und hängt von der Einschaltzeit ab. Für längere Zeiträume kann der Strom stärker ansteigen, was höhere Spannungen oder Ausgangsströme ermöglicht. Für Details empfehle ich die Einrichtung der Simulation.

EDIT2: Das Verhältnis T Ö N T Ö F F wird durch das Verhältnis definiert ICH D ich S C H G ICH C H G wenn kein Zwischenreset ausgelöst wird zB wenn die Zielspannung erreicht ist. Wenn wir uns also den Ladestrom von C2 ansehen, sehen wir:

Geben Sie hier die Bildbeschreibung ein

Strom über C2. Erste Markierungslinie bei 43,5 µA, zweite Markierung bei -206,9 µA.

Beim Überprüfen des Datenblatts fällt auf, dass der Ladestrom "zu hoch" ist, was zu einem niedrigen Verhältnis führt. Ein kurzer Blick in das Modell zeigt, dass der Bias-Strom von 35 µA mit einem Leckstrom von ~ 10 µA über S3 einhergeht. Wenn Roff auf zB 1e17 geändert wird, steigt das Verhältnis und die Schaltung funktioniert wie "erwartet". Dasselbe gilt, wenn die Differenz zwischen VCC und der Zielspannung verringert wird, dh die Zielspannung verringert wird.

Geben Sie hier die Bildbeschreibung ein

TL;DR: Alles scheint gut zu funktionieren und liegt innerhalb der Spezifikationen/des Modells. Man muss sie nur in der beabsichtigten Weise interpretieren und ihre endlichen Grenzen beachten.

In diesem Datenblatt ( onsemi.com/pdf/datasheet/mc34063a-d.pdf ) zeigen Sie die Abb. 5. Es gibt auch Vce in Abb. 6 - bedeutet das, dass meine Konfiguration die Bedingungen von Abb. 5 hat? Ansonsten ist es eine tolle Simulation, danke dafür.
Denn interessanterweise messe ich eine Sättigung von 1,6 V, die laut Diagramm bei einer Spitze von 0,9 A auftritt, obwohl sie diese nicht erreicht: Das ton/toff hindert den Induktor daran, sich bei einem solchen Strom aufzuladen. Mit Ihrer Formel zeigen Sie, dass das, was nach ton/toff passiert, sinnvoll ist, und wir sind durch diesen Wert begrenzt, der den Spitzenstrom begrenzt, also die Ausgangsleistung (I und / oder V). Aber das Problem ist, dass die Logik kein längeres Ton/Toff zulässt, und das hängt vom Oszillator ab - das kann ich nicht erklären. Wie verhält sich Ihre Simulation bei einem Eingang von 4,5 V?
(Eingangsspannung bei Ausgangslasten von 25mA bis 50mA - wenn Ihr Modell dem realen Teil entspricht, können Sie mit ton/toff nicht die vollen -25V bei 50mA erreichen, nicht einmal 25mA --> aber je nach Verhältnis in der Datenblatt, -ES SOLLTE-) Das ist für mich das Mysterium, die zweite Hälfte des Mysteriums, wert zu sagen
Ich werde simulieren. Es wird Ihre Antwort auf dem Vce prüfen, kann jedoch keine Erklärungen zum nicht erfüllten Zeitverhältnis geben. ABER, ich könnte sein, dass ich wegen des Resets, der durch den Abfall des 0,33-Widerstands ausgelöst wurde, nicht den maximalen Ton/Toff erreicht habe. Das heißt, ich muss anhand der Simulation prüfen, ob ich früher Spitzenwerte erreicht habe (warum dann?). Ganz zu schweigen von Toleranzen am Komparator im Zeitkreis. Die Berechnungen zeigten jedoch, dass es möglich war, -25 V mit einem Spitzenstrom von 0,9 A (4,5 V) zu erreichen. Die Verwendung von Worst-Case-Szenarien hat sich nicht so sehr geändert, wie ich es in der Realität sehe.
@thexeno Entschuldigung - ich hatte noch keine Zeit, mich näher damit zu befassen. Aber ich kann Ihnen einen Ausgangspunkt geben, um sich selbst darum zu kümmern: dropbox.com/s/p834btnqdalu3uj/stackexchange.asc?dl=0 - dies ist die verwendete Schaltung, die die äußere Schaltung mit dem inneren MC34063-Modell vereint. Es scheint, als könnte ich mich in Bezug auf die Vce irren - die Simulation zeigt einen Abfall von ~ 0,7 V pro Stufe. Ich werde versuchen, eine solidere Erklärung zu finden, sobald ich die Zeit finde.
Danke für die Antwort. Ist das dasselbe interne Modell, das ich in dem von Ihnen bereitgestellten ltwiki.org- Link sehe?
grundsätzlich ja. Nur mit der bereits erfolgten Anpassung, dass ich das I2-Modell entfernt habe.
Kleiner Zusatz: Grund für den Vce-Abfall > 1,4 V ist, dass sich Basis und Kollektor dieselbe Spannungsquelle teilen, was bedeutet, dass 2 * Vbthreshold berücksichtigt werden müssen. Unterhalb dieser Schwelle fließt kein nennenswerter Strom.
Ich führe die Simulationen durch. Grundsätzlich verhalten sich die Dinge wie in meinem realen Setup, mit den gleichen Problemen bei 4,5 V - der Grund dafür ist, dass das Ton / Toff-Verhältnis in Ihrer Simulation meinem ähnlich ist: Sprünge um 5,7, plus Verzerrungen aufgrund des Vcc-Widerstands. Durch Optimieren des Modells mit einem kleineren Ichg von 35uA auf 24uA erhalte ich tatsächlich einen höheren t-on, bis zu einem Verhältnis von 6 oder 7, und liefere mehr Leistung. Außerdem habe ich überprüft, dass ich durch das Timing und nicht durch den Ipk-Schutz eingeschränkt bin (das Ändern von Vth intern hat keine Auswirkungen und wechselt nie zu einem höheren Ich, um den Timer zurückzusetzen).
Die Frage ist , warum wir dieselben "falschen" Ergebnisse simuliert und in Wirklichkeit erhalten: Lesen wir das Timing im Datenblatt falsch? Dies steht auch im Widerspruch zu allen MC34063-Rechnern.
Wie Sie sagten, erhalten wir bei den Schaltern und wie in anderen Kommentaren erwähnt, die Summe der Vbe als Vce, da sie nicht in Sättigung ist, sondern den Abfall von den Flip-Flop-Treibern Q1 und Q2 Vbes sieht. Die <1,3 V hängen mit dem Boost mit dem externen Transistor zusammen, der Q1 (interne letzte BJT-Stufe) in Sättigung bringt -> was bis zu 1,3 V betragen sollte. Da ich internes BJT verwende, erreiche ich nie die Sättigung. Dies sollte bei der Gestaltung von Grenzwerten berücksichtigt werden. Hat aber nichts mit Timingfehlern zu tun, die ich trotzdem ignoriere.

Ich habe Ihre Scope-Ausgänge ehrlich gesagt nicht studiert. (Ich entschuldige mich dafür, da ich froh bin, dass Sie sie trotzdem hinzugefügt haben.) Aber ich habe eine schnelle Überprüfung auf offensichtliche Gedanken durchgeführt. Und ich habe einen für dich.

Dieses MC34063A-Datenblatt zeigt Folgendes:

Geben Sie hier die Bildbeschreibung ein

Du schreibst:

es sollte immer noch im Bereich von weniger als 0,5 V liegen (aus Datenblatt).

Beachten Sie die Spezifikationen, wenn die Pins 1 und 8 verbunden sind, wie Sie sie in Ihrem Schaltplan zeigen.

Welche Spezifikationen werden dort angezeigt?

Und deshalb verwenden wir keine BJTs mehr für die Leistungselektronik.
Dies sagt nicht wirklich aus, warum die gemessene Vce mehr als 1,6 V beträgt, wenn die Spezifikationen 1,3 V max, 1 V typisch, angeben. Das ist immer noch ein riesiger Unterschied.
@TooTea Einverstanden! Der OP macht jedoch eine falsche Aussage. Außerdem liefert die Spezifikation Werte, die der Beobachtung viel näher kommen. Dies bedeutet immer noch, dass es einen Restunterschied zu erklären gibt. Aber das OP fragte auch nach * "Irgendetwas Offensichtliches hier?" Und da habe ich zumindest einen Schritt in die richtige Richtung gegeben.
In der Tat übersehe ich diese Spezifikation (eigentlich eher vergessen ...), aber wie erwähnt, bin ich immer noch außerhalb der maximalen Spezifikation. Ich frage mich nur, bevor ich bessere Akquisitionen mache, ob die Art und Weise, wie ich den Vce sat gemessen habe, korrekt ist?
@TooTea Ich habe die Frage mit den Neuerwerbungen und auch der physischen Darstellung meiner Testschaltung bearbeitet
Nur um sicherzugehen, dass ich das verstehe, sind die Darlington-Konfigurationen nicht, wenn wir auch die Kollektoren miteinander verbinden? Denn Abbildung 5 und 6 des Datenblatts ( onsemi.com/pdf/datasheet/mc34063a-d.pdf ) erwähnen nur Emitterfolger- oder Common-Emitter-Konfigurationen. Für mich scheint ich in der Emitterfolgerkonfiguration zu sein, da ich den Induktor lade und nicht auf Masse. Da ich an vielen Stellen auch den Menton von "Darlington"- und "Nicht-Darlington"-Konfigurationen sehe, ist das etwas verwirrend.
@thexeno Abbildung 9a. Der externe NPN-Schalter ist eine Darllington-Konfiguration und hat bis zu 1,3 V zwischen Kollektor und Emitter des externen BJT, wenn er aktiv eingeschaltet ist . Aber auch jedes Mal, wenn Sie Pin 8 direkt an Pin 1 anschließen (siehe Abbildung 11/11a), befindet sich das interne BJT-Paar in Darlington.
@thexeno Ich bin mir anhand Ihres Textes und Ihrer Bilder nicht sicher, aber tritt an den kombinierten Pins 1, 7 und 8 ein ziemlich gedämpftes Klingeln auf MHz-Ebene auf?
Ich verstehe Ihren ersten Kommentar in Bezug auf internes und externes BJT, danke. Dann ist klar, dass ich mich beim internen Darlington auf Diagramme verlassen muss und nicht auf die 1,3 V in der OUTPUT SWITCH-Tabelle (Tabelle 7.6 Ihrer Antwort). In dieser Tabelle steht jedoch eindeutig „Pin 1, 8 verbunden“, was in Abbildung 9a nicht der Fall ist. Außerdem sind die 0,7 V in derselben Tabelle nur die Vce zwischen den Pins 1 und 2 (die die erste Stufe des Darlington darstellen, die mit dem externen NPN hergestellt wurde)? Mit anderen Worten, wie ich die verschiedenen Antworten verstanden habe, was bedeuten sie mit den Werten in der Tabelle?
Und ja, es könnte auf diesem MHz-Niveau sein. Für mich macht das Sinn, weil der Induktor nur Parasiten an Masse, Diode und Emitter sieht, wenn der Strom Null erreicht - und ich lese, dass dies in diesem Stadium ganz normal ist, es sei denn, wir setzen einen Dämpfer oder ähnliches ein. Ist das nicht der Fall?
(und ich habe die Wechselwirkung mit seiner eigenen Kapazität vergessen)
Ich habe immer noch diese Probleme mit dem Timing (siehe Antwort mit der Simulation) - ich denke, da dies das hinderlichste Problem ist, sollte jede substanziellste Antwort (wenn möglich) die Prämie erhalten, die bald geschlossen werden muss.
@thexeno Ich denke, diese Antwort könnte sich darauf beziehen, wo die Dinge stehen. Beantwortet es nicht Ihre Probleme in Ihrem Kopf?
Hallo, die Probleme waren, warum die Dinge außerhalb der Spezifikation zu liegen scheinen, nämlich 2: eines für den BJT (meistens gelöst), das zweite für das Timing. Wenn es keine offensichtliche Ursache gibt, kann ich auch davon ausgehen, dass meine ICs irgendeinen Defekt haben, aber ich hätte gerne eine Bestätigung. Ich war jedenfalls fasziniert von der konkreten Hilfe, die bisher erreicht wurde.
@thexeno Hm. Ich habe gerade versucht, mehr von dieser Antwort zu lesen. Der Verfasser scheint anzudeuten, dass das Simulationsmodell selbst eine S3-Ausschaltimpedanz enthält, die "undicht" ist. Unter der Annahme, dass das Modell eine gute Darstellung des internen Schalters ist, schlägt der Autor weiter vor, dass dieses Leck den zeitlichen Unterschied zwischen den erwarteten und tatsächlichen Ergebnissen erklärt – da der Autor das Modell modifizierte, um den Effekt zu entfernen, und das Timing viel näher kam der prognostizierte Wert. Lesen Sie das auch?
Ja, ist sehr ähnlich, was ich gelesen habe - und ausprobiert habe. Dies beantwortet, warum das Modell falsch ist - und das ist in Ordnung. Aber der Verdacht kommt von dem (Originalmodell), das ich simuliert habe und fast identisch funktioniert wie die realen Teile, die ich auf meiner Werkbank habe. Niemand hat die Leckage meiner ICs geändert :) - Bedeutet dies, dass alle MC34063 (nicht die MC33063) von Natur aus außerhalb der Spezifikation liegen und das Modell nur versucht, sie zu modellieren? Ich erhalte ein reproduzierbares Verhalten mit allen (vertrauenswürdigen) Teilen.
@thexeno Ich habe einige Kommentare hinzugefügt.

Sie verwenden für das Gerät die Darlington-Verbindung. Daher ist die relevante Spezifikation 1,3 V.

Diese Spezifikation gilt für die Spannung zwischen den Pins (1 und 8) und Pin2. Ihre Zielfernrohraufnahme zeigt das V auf VCC und Pin 2; Sie ignorieren den I * R-Abfall an 0,3 Ω und zeigen den Strom nicht an.

Verwenden Sie das Oszilloskop, um die Pins 1 und 2 gleichzeitig anzuzeigen.

(Außerdem - haben Sie Originalteile? - von einem seriösen Händler?)

Sie messen nicht die Sättigungsspannung des Treibers - Sie messen die V zwischen den Pins 1 (& 8) und 2. Dieser Darlington wird jedoch von VCC (Pin 6) angesteuert, und die Spannung an Pin 2 (Schalteremitter) ist definiert durch den Abfall des internen Treibers (z. B. 0,3 VCE_sat eines PNP) plus die VBE jedes NPN im Schalter (z. B. jeweils 0,7 V) - für insgesamt 1,7 V.

Sie "gewinnen" eine gewisse Sättigungsmessung durch die 0,3 Ω - im Grunde hat dies keinen Einfluss auf die Spannung an Pin 2, bis die Schalterausgangstransistoren gesättigt sind (bei ~ V (8,2) = 1,3 V). Grundsätzlich könnten Sie R1 ohne Auswirkung auf V (6) erhöhen , bis diese Transistoren gesättigt sind.

Hallo, im dritten Bild sind "Kanal 2 und 4 Pin 1 und Pin 2". Die BEARBEITUNG zeigte im Grunde dieselbe Erfassung, zeigte aber auch, dass das Klingeln auf Null zurückging - da dies in einem Kommentar als potenzieller Fehler in meinem Umfang angesprochen wurde. Ich messe also nach den 0,3 Ohm. Sie können auch die Steigung aufgrund der Stromerhöhung in der Induktivität feststellen.
Die Teile waren von Mouser. Ich dachte, es könnte Handlöten sein, aber die großen Probleme, die ich sah, waren nur bei hochpräzisen Teilen, die etwas an Präzision verlieren, dh kalibriertes GM in einem Stromsensorgerät, das eine andere Verstärkung zeigt - obwohl es immer noch in Reichweite ist.
FYI - Ich habe eine Beschreibung in zwei Akquisitionen rückgängig gemacht, jetzt ist sie korrigiert, ich entschuldige mich. Obwohl Ihre Antwort unabhängig von der Korrektur relevant bleibt.
Grundsätzlich messen Sie in dieser Konfiguration nicht VCE_SAT, da der Spannungsabfall zwischen den Pins 6 und 2,5 gleich VCE_SAT eines internen PNP plus 2 VBEs des Hauptschalters ist. Die Spannung zwischen 1,7,8 und 2,5 ist genau dieser obige Wert abzüglich des I * R-Abfalls über den 0,3 Ω. Dies ist nicht der begrenzende VCE_SAT. Sie können VCE_SAT mit diesem IC nur mit einer Boost-Konfiguration oder einigen komplexeren Treiberschaltungen beobachten.
Vielen Dank für die Überlegung! Technisch gesehen habe ich die 0,3 Ω berücksichtigt, da ich die Steigungen aufgrund des Abfalls berücksichtigt habe. Sie meinen also, dass die Grafik Nr. 6 in diesem Datenblatt ( onsemi.com/pdf/datasheet/mc34063a-d.pdf ) den Vce von Q1 misst, während ich gemäß der Grafik Nr. 5 gemessen habe? Was in Ihrer Antwort nicht klar ist: Mit der Begrenzung von VCE_SAT meinen Sie die von Q1?
Irgendwelche Gedanken darüber, warum ich auch eine Tonne / Toff-Zeit so aus sehe? dies sollte nur von der internen Logik/dem Timing abhängen
VCE_SAT ist, wenn der Basisstrom * Beta den Kollektorstrom überschreitet (der extern begrenzt würde). In der Emitterfolger-Konfiguration, mit der Sie den Schalter verwenden, ist dies nicht der Fall. Sie messen VCE, nicht VCE_SAT. Diese VCE wird von der VBE der 2 Transistoren plus der VCE_SAT des internen PNP-Treibers gesteuert.
Zumindest bei der Spannung macht jetzt alles Sinn. In der Darlington-Konfiguration kann der Ausgangsschalter nicht sättigen, wie auch geschrieben steht. Wenn Nicht-Darlington erwähnt wird, wird ein Teil der verstärkten Spannung an Pin 1 umgeleitet, um den externen npn von Pin 1 zu übersteuern (Abbildung 9B im DS). Wir sprechen also über ein Universum von Unterschieden zu meiner standardmäßigen invertierenden Implementierung.
Wenn das stimmt, frage ich mich, wie sie auch bei den Timings "geschummelt" haben. :)
Ich habe immer noch diese Probleme mit dem Timing (siehe Antwort mit der Simulation) - ich denke, da dies das hinderlichste Problem ist, sollte jede substanziellste Antwort (wenn möglich) die Prämie erhalten, die bald geschlossen werden muss.

Tony Stewart hat die Antwort bereits gegeben: Der Ic-Strom steuert den Vce-Wert. Der Vce SAT ist kein in Stein gemeißelter Wert. Sie variiert je nach Kollektorstrom, der von der Last gesteuert wird (in Ihrem Fall der Induktorstrom von 900 mA). Was die Vce SAT in den Spezifikationen bedeutet, ist, dass dies der Wert ist, wenn bei einer sehr kleinen Änderung des Kollektorstroms eine große Änderung der Vce-Spannung auftritt, im Gegensatz zu einem Wert unterhalb der Vce SAT, wenn eine große Änderung des Kollektorstroms eine verursacht geringfügige Änderung der Vce-Spannung. Für einen Laststrom (Induktorstrom) von 900 mA beträgt Vce also 1,6 Volt gemäß Abbildung 4. Emitterfolger-Konfigurationsausgabe des Datenblatts. Das folgende Video https://m.youtube.com/watch?v=fqeUpATJlZYstellt eine Technik vor, die die Vce-Spannung speziell zur Steuerung der Strombegrenzung eines Schaltkreises (wie eines elektronischen Leistungsschalters) verwendet. Es liefert mehrere experimentelle Ergebnisse, die zeigen, wie sich Vce ändert, wenn sich der Kollektorstrom für unterschiedliche Basisströme ändert.

Geben Sie hier die Bildbeschreibung ein https://www.onsemi.com/pdf/datasheet/mc34063a-d.pdf

Warum (bleibt) V_ce um den Maximalwert aus dem Datenblatt (max. 1,3 V, gemessen 1,6 V), weit entfernt vom Typischen?

Grundlegend für alle Transistoren als "Schalter" ist, dass sie einen Durchgangswiderstand haben und hFE oder Beta auf 10 % des maximalen linearen Werts übersteuert werden müssen, um die Nennspannung Vce=Vce(sat) @ Isat zu erreichen.

Dies ist durch die Steigung selbstverständlich R C E = v C E ( S A T ) ICH C der Abbildungen 5 und 6 aus der darunter liegenden pdf-Datei.

Geben Sie hier die Bildbeschreibung ein

Verwenden des linken Diagramms.

Wenn wir also die Stromschleife betrachten, können wir sie wie folgt vereinfachen;

schematisch

Simulieren Sie diese Schaltung – Mit CircuitLab erstellter Schaltplan

Der Ic-Strom steuert den Vce-Wert, den Sie mit einem 10:1-Tastkopf (Spitze & Ring und ohne Erdklemme) an einem 10-mOhm-Shunt auf 0 V = Gnd mit Leitungslängen < 1 cm (10 nH) messen können.

Wenn Ihr Problem die Messung der Transformatorsättigung ist, wird das Problem nur auf die von mir beschriebene Weise aufgedeckt. Dies kann parasitäre Probleme mit Ihren Messmethoden reduzieren.