Gibt es Fehler in der Begründung des Zedboard-Bypass-Schemas?

Es gibt ein Evaluierungsboard für das Xilinx Zynq-7000 FPGA namens Zedboard . Wenn Sie sich die Platine ansehen, werden Sie ein sehr interessantes Muster von Bypass-Kondensatoren bemerken. Der Designer hat eine technische Notiz , die erklärt, warum er/sie denkt, dass dies eine gute Möglichkeit ist, Bypass für ein Board wie dieses zu machen.

Gibt es irgendwelche Fehler in der Argumentation hinter diesem Bypass-Kondensator-Schema?

Zedboard-Bypass-Kappenpositionen um das FPGA herum

Haftungsausschluss: Ich werde meine eigene Frage nicht beantworten, da ich wirklich möchte, dass andere Experten aus dieser Community ihr Wissen einbringen. Aber vielleicht mache ich eines Tages eine Messung, um mehr Fakten zu finden - und blogge darüber + füge das hier hinzu.

In diesem PDF beschreibt der Autor, wie Spur- und Via-Induktivität ein Problem sein können. Der Autor spricht dann darüber, wie er die Welligkeit der Stromversorgung direkt über den Kondensatorstiften gemessen hat und daher den überhaupt wichtigen Welligkeitswert (den an den Stiften des Zynq, nach der Durchkontaktierungs- und Ebeneninduktivität) vollständig versäumt hat. Was? Ein geeigneter Weg, um die Entkopplung zu testen, wäre das Hinzufügen von Testpads auf der Unterseite der Leiterplatte, die die Stromzufuhr-Durchkontaktierungen freilegen, und selbst das ist nicht ideal.
Im Grunde ist das ein riesiges PDF mit der Schlussfolgerung „Kondensatoren funktionieren!“.

Antworten (1)

Er scheint sehr bemüht zu sein, seine Kompromisse beim Design zu rechtfertigen. @Conner Wolf hat völlig Recht, die Messung über die Kondensatoren ist nicht (alles) wichtig für uns. Die Leiterbahn-/Via-Impedanz bei den Stromwelligkeitsfrequenzen, die Sie an den Stromanschlüssen dieser Teile mit hoher Taktrate sehen, kann wirklich beträchtlich werden.

Es ist alles ein wenig ungewöhnlich, jedes Design muss Kompromisse eingehen, und Sie versuchen, mit Bedacht auszuwählen ... und dann natürlich unter Test zu überprüfen. Sie müssen kein PDF darüber schreiben, warum Sie x wegen des begrenzenden Faktors z an Position y setzen mussten.

BGA ist im Allgemeinen ein Problem beim Routing, aber ich versuche normalerweise, zuerst Taktquellen zu platzieren/zu routen und dann die Signale zu entkoppeln/zu versorgen und DANN zu signalisieren. Meine Logik ist, dass ich schon früher Probleme mit Taktgebern hatte, aber noch keine Probleme mit der Entkopplung oder den Signalen, und dass ich die Optimierung der Entkopplung und der Leistungsführung als höhere Priorität als die Signalführung betrachten würde.

Gibt es Fehler in der Begründung des Zedboard-Bypass-Schemas?
AntwortenHierDatenschutz-Bestimmungen1y, 0v