Ist es besser, eine schlechte Deckschicht aus Kupfer zu gießen oder gar kein Kupfer?

Im Allgemeinen würde ich sagen, gieße die Oberseite bei; Es schadet sicherlich nicht und hat einige sekundäre Vorteile, wie z. B. weniger erforderliches Ätzen und weniger thermische Belastung der Platine während des Reflow.

Sie müssen immer noch auf Stromschleifen achten und die Durchkontaktierungen angemessen platzieren, nicht nur zufällig verstreuen. Da der FT232R der einzige aktive Chip auf der Platine ist, konzentrieren Sie sich auf seine Ausgänge. Es gibt zwei LEDs, die von V _USB mit Strom versorgt werden , und einige mit dem seriellen Port verbundene Ausgänge, die von V _CC mit Strom versorgt werden . Wohin fließen die Ströme, wenn einer dieser Ausgänge seinen Zustand ändert? Versuchen Sie, die Wege so kurz und direkt wie möglich zu halten.

Beachten Sie insbesondere den Massepfad für den USB-Anschluss in Ihrem nicht gegossenen Beispiel. Es muss nach unten gehen, unter dem Chip kreuzen und dann rechts hochkommen, bevor es die Erdungsstifte auf der Oberseite des Chips erreicht. Der oberseitige Guss verkürzt diese erheblich. In beiden Fällen wäre es hilfreich, wenn Sie die Durchkontaktierungen in der Nähe von Pin 1 des Chips so anpassen, dass der untere Guss dort durchgehend ist.

Ein Nebenpunkt zu Ihrem Design: Versuchen Sie zu vermeiden, dass drei Ätzungen in einem spitzen Winkel zusammenkommen, wie Sie es auf Ihrer Vcc-Spur haben. Machen Sie daraus eine rechtwinklige T-Verbindung.

In diesem Fall scheint kein Kupfer besser zu sein als ein schlechter Kupferguss. Mit I2C sind Sie nicht wirklich auf hoher Frequenz, aber die Gates schalten möglicherweise in etwa ~ 350 ps, ​​was immer noch EMK, Klingeln usw. verursachen kann.

Wie Andy Aka vorschlägt (und diese Antwort ist nur als Ergänzung zu seiner gedacht), ist es hier wichtiger, eine bessere Grundebene im Boden beizubehalten, und Sie sollten besser versuchen, zu verhindern, dass diese gebrochen wird. Beachten Sie, dass TXD eine Teilung im unteren Kupfer verursacht und eine "Bucht" bildet und unten links trennt. Wenn Sie zur GND-Ebene übergehen, laufen Sie so kurz wie möglich.

Wenn Sie Kupfer gießen, stellen Sie sicher, dass Sie alles entfernen, was wie eine Halbinsel/Bucht, ein langer baumelnder Streifen usw. aussieht; oder platzieren Sie eine Durchkontaktierung zum gnd an der Spitze und nähen Sie sie.

Das ganze L-förmige Kupfer, das um die oberen Stifte des IC gegossen wird, sieht für mich wie eine Antenne aus (Disc: Ich bin KEIN HF-Experte), und bedenken Sie, dass die EMK-Strahlung durch die Fläche des Rechtecks ​​beeinflusst wird, das L-förmiges Kupfer bildet. Bei einigen Frequenzen (oder Harmonischen) könnte das Ding schön aufleuchten.

In Bezug auf die Entkopplungseigenschaften des Kupfers auf der Leistungsebene benötigen Sie mindestens 1 Quadratzoll Kupfer bei weniger als 10 mil Prepeg (GND-VCC-Schichtabstand), um etwas in Gang zu bringen. Machen Sie sich hier also keine Sorgen.

Zitat: Man sagt, es gibt zwei Arten von Ingenieuren:

"Diejenigen, die absichtlich Antennen bauen, und diejenigen, die sie unabsichtlich machen."

Erstens gibt es mindestens drei Spuren, die ich sehe, die nicht auf eine andere Ebene verlegt werden müssen - es ist ziemlich wichtig, dass Sie Brüche im unteren Guss minimieren, selbst wenn dies bedeutet, einer Spur oben zwei Zoll (300 Picosekunden) hinzuzufügen Schicht. Du entwickelst ein Auge für diese Dinge: -

• TXD zu Pin1 können alle oben sein
• X1 Pin1(?) bis U2(?) können alle oben sein
• U1 Pin 16 bis X1 können alle oben sein
• An den Pins 22 und 23 müssen die Vias verschoben werden, damit die untere Flut durchgeht - ja, ich weiß, es ist fummelig, aber es muss getan werden.
• R2 hat eine blaue Spur, die irgendwo abwandert, was überflüssig erscheint.
• DTR zu Pin 2 kann oben sein

OK, ich habe diese Dinge gesagt, und eine Spur, die ausschließlich oben geroutet wird, kann einen anderen Vorschlag schwierig machen, aber Sie werden einen besseren Weg finden, die Spuren unten zu minimieren. Holen Sie sich diese 0V besser !!

Persönlich ist mir ein Top-Pour egal, und ich tendiere dazu, Versorgungsspannungen für Chips (für die analogen / digitalen Sachen, die ich mache) als Spuren auf der obersten Schicht zu behandeln. Wenn ich jedoch eine Chance sehe, wenn der Großteil des Routings fertig ist, mache ich möglicherweise kleine zusätzliche Kompromisse bei der unteren Schicht, wenn dies zu einer anständigen Überflutung mit Vcc (oder einem anderen Boden) auf der oberen Schicht führen kann.

Ich werde mein Routing erledigen, dann das Vcc-Routing erledigen und sehen, was ich mit einem Top-Pour (falls vorhanden) machen kann.

sig-gnd-vcc-sig ist "ausgeglichen", weil das Sandwich symmetrisch zur Mittellinie der Platine ist - dies setzt voraus, dass die Kupfermenge auf den inneren Schichten ungefähr gleich ist und dass nicht viel im Weg steht Cu-Material auf einem Bereich der äußeren Schichten, ABER dies sind "Produktionswerte der alten Schule" und sollten kein großes Problem darstellen. Offensichtlich repräsentiert gnd-sig viel Cu auf der einen Seite im Vergleich zur anderen, aber auch hier ist es die Pflege der alten Schule, die durch bessere moderne Produktionsstandards ersetzt wird.