PCB-Layout für 8-16-MHz-Quarz ganz in der Nähe des WiFi-Moduls UND des kleinen DC-Motors

Ich entwerfe ein „Internet der Dinge“-Gerät, bei dem Platz und Layout durch mechanische und Kostenanforderungen eingeschränkt sind. Der Hauptprozessor ist ein PIC18 und sein Quarz (wahrscheinlich 8 MHz, vielleicht 16) ist in der Nähe einiger Dinge montiert, die ich aus EMI-Sicht als "beängstigend" betrachte:

  • (~ 5 mm entfernt) Ein (2,4 GHz) WiFi-Modul (ein PCB-mit-abgeschirmtem Can-on-Top-Modul, das auf die Hauptplatine gelötet wird - das "Geschäftsende" befindet sich so weit oben links vom Modul weg von µC und xtal wie es nur geht).
  • (~ 10 mm entfernt) Ein kleiner DC-Getriebemotor (einige mm über der Platine auf einer Metall-L-Klammer montiert, die mit der Platine geerdet ist).
  • (~15 mm entfernt) A3906 Motortreiber-IC und zugehörige Leistungskomponenten.

Ich habe mir ein paar andere "Wie ist mein Kristall-Routing?" angesehen. Posts hier und es scheint, als wäre meins wahrscheinlich in Ordnung (obwohl ich jede Kritik sehr begrüßen würde), aber ich bin ein bisschen besorgt über die nahe gelegenen Geräuschquellen, zumal dies ein solar- und batteriebetriebenes Gerät ist, das den Stromverbrauch ebenso minimieren wird wie möglich, einschließlich der Minimierung der vom Oszillator gezogenen Leistung.

Ich habe dem Kristallabschnitt seine eigenen Masseebenen gegeben und diese an einem der VSS-Pins des PIC mit der unteren Hauptmasseebene verbunden, sodass an diesem Pin ein Rückstrom anliegt, aber vermutlich nicht über einen der Oszillatorschaltkreise.

  • OSC1 geht auf µC<>cap<>xtal und OSC2 geht auf µC<>xtal<>cap - ist das in Ordnung?
  • Wird die lokale Masseebene um den xtal-Bereich die Leistungsaufnahme des Oszillators merklich erhöhen?
  • Ist die Art und Weise, wie ich das System und die Quarzmasse miteinander verbunden habe, sinnvoll?
  • Die oberen und unteren Masseebenen für den Kristall sind mit 3 Durchkontaktierungen verbunden, aber es gibt einen Rückweg, der durch keine von ihnen geht. Ist das richtig"?
  • Ist eine der oben genannten Geräuschquellen wahrscheinlich ein Problem, und wenn ja, wie kann ich dies abmildern? (Der Rest der Platine ist voll, also ist "weiter weg bewegen" nicht wirklich eine Option)

2-Lagen-Platte. Oberer roter, unterer blauer, weißer Bereich um den Kristall und die Kappen ist ein Ausschnitt aus dem Boden, der oben und unten gegossen wird und über das Via (ha) neben einem der beiden VSS-Pins auf dem PIC18 zurückkehrt (der andere befindet sich auf der anderen Seite von der Chip). Weiß schraffiert ist der obere Lötstoppstopp (die Motorhalterung ist auf diese Weise mit der oberen Masse geerdet). 8 mil Leiterbahnen & 0,5 mm Durchgangsbohrer.

Unter dem Kristall sehen Sie die Motorhalterung (rot) und den Motorumriss (cyan). Motorfahrer ganz unten rechts. BR-Ecke des WLAN-Moduls nach oben/links.

Bearbeiten 0 :

ver1

Bearbeiten 1 : Verbesserte Erdung um Signalspuren im unteren rechten Bereich unter dem Motor.ver2

Sie sollten erwägen, etwas Text hinzuzufügen, der beschreibt, was sich im neuen Layout geändert hat.

Antworten (1)

Ihr allgemeines Kristalllayout sieht ziemlich gut aus. Ich habe viele Beispiele gesehen, die 10- bis 100-mal schlimmer waren als das, was Sie hier zeigen!

Haben Sie die Möglichkeit in Betracht gezogen, eine MCU zu verwenden, die über einen eigenen Onboard-Oszillator verfügt, wodurch die Notwendigkeit von Bedenken hinsichtlich eines externen Quarzes beseitigt wird?

Gibt es eine Möglichkeit, dass Sie eine andere Frequenzquelle gemeinsam nutzen können, um die MCU so anzutreiben, dass der Quellengenerator vom Motor und dem WiFi-Modul entfernt ist?

Was ist die Sackgasse, die hier im gelben Bereich hervorgehoben ist? Ist das eine absichtliche Spur, um die beiden benachbarten Spuren voneinander abzuschirmen? Wenn es sich um eine GND-Abschirmungsspur handelt, würde es mehrere Punkte benötigen, um sie mit der GND-Ebene zu verbinden?

Geben Sie hier die Bildbeschreibung ein

Danke MK, froh, dass es nicht so schlimm ist! Ursprünglich wollte ich den integrierten OSC auf diesem PIC verwenden, entschied aber, dass es das Risiko nicht wert war, Probleme mit der schnellen UART-Kommunikation mit dem WiFi-Modul zu haben (es hat auch einen externen RS485-Bus, der ebenfalls im Auge behalten wird, aber das wird langsamer sein). Leider ist dies die einzige (zugängliche) Taktquelle auf dem Board - wenn ich das xtal abnehme, wäre der interne Osc auf dem PIC "es". Es sind im Grunde alle Power/Line-Treiber, der PIC und das WLAN und sonst nichts. Diese "Sackgasse"-Spur ist geschliffen, aber danke, dass Sie darauf hingewiesen haben, wie es aussieht, als könnte es mit einem Via auskommen!
Sie könnten einige der anderen Durchkontaktierungen im gelben Bereich ein wenig verschieben und diese Sackgasse dann auf der gleichen Ebene zum GND verlängern. Wenn Sie das tun, möchten Sie auch mehr GND-Füllungen in Bereichen erhalten, in denen es nicht vollständig eingeflossen ist .... sehen Sie sich zum Beispiel das Via direkt links neben dem gelben Fleck an.
Ich habe die Dinge ein wenig verschoben und die Erdung um die Signalspuren unter dem Motor herum ist jetzt viel besser (neues Bild oben).
Ja. Das ist besser! Bei 2-Layer-Boards, wo man versucht, eine als GND-Fläche zu fluten, ist es fast immer vorteilhaft, Leiterbahnen + Vias oder kleine Gießflächen = Vias auf der gegenüberliegenden Seite zu verwenden, um Lücken in der GND-Fläche zu schließen oder zu überbrücken.
Ah danke, ich habe mich immer gefragt, ob es sich wirklich gelohnt hat, sich damit zu beschäftigen, oder ob ich nur unnötige Bohrlöcher hinzugefügt habe, die winzige kleine Fetzen der Grundplatte um die Stelle herum haben.
Die winzigen Bits sind ein umstrittenes Thema. Von größerem Wert ist der Versuch, Überlagerungsspuren oder kleine Kupfergüsse auf der Seite gegenüber von GND zu verwenden, um die Schlitze und Löcher, die in der GND-Ebene durch in GND eingebettete Spuren erzeugt wurden, miteinander zu verbinden. Ein einfaches, aber anschauliches Beispiel wäre eine einfache Platine, die auf einer Seite im Grunde nur GND war, mit Ausnahme einer langen Signalspur, die die GND von fast einem Ende der Platine zum anderen schneidet. In diesem Fall wäre es gut, diese lange Leiterbahn mehrmals von der GND-Seite auf die andere Seite zu überführen (Fortsetzung folgt)
(Fortsetzung von oben) durch Vias. Überall dort, wo diese Übergänge auftreten, kann die GND-Ebene dort fließen, wo früher ein Schlitz war. Die GND-Ebene wird eher zu einer vollständigen Referenzebene anstelle von zwei fast getrennten Bereichen.
PCB-Layout für 8-16-MHz-Quarz ganz in der Nähe des WiFi-Moduls UND des kleinen DC-Motors
AntwortenHierDatenschutz-Bestimmungen1y, 0v