Kristall, PCB-Layout

Ich habe schon einige Leiterplatten-Layouts fertiggestellt, aber dies ist das erste Mal, dass ich ein Layout mit einem Oszillator/MCU mache. Nach einigem Lesen (über diese Seite und Datenblätter) habe ich mir das folgende Layout ausgedacht.

Spezifikationen:

  • 2-Lagen-Platte
  • 16 MHz Quarz (5x3 SMD-Gehäuse)
  • TQFP44 MCU

*Beachten Sie, dass lokale Masseverbindungen auf der obersten Schicht (MCU) über den Siebdruck gezogen werden. Dies wurde in MSPaint durchgeführt, um die Lesbarkeit zu verbessern.

Board-Layout

Hier sind die Richtlinien, die ich bisher versucht habe zu befolgen.

  • Minimieren Sie den Abstand zwischen Kristall und MCU
  • Passen Sie die Leiterbahnlängen für Osc_In- und Osc_Out-Pins auf der MCU an
  • Halten Sie Lastkondensatoren in der Nähe des Quarzes
  • Legen Sie den gemahlenen Guss auf die untere Schicht unter dem Kristall
  • Erstellen Sie lokale Stromversorgung und Erdung für MCU/Kristall

Nachdem ich das oben Gesagte getan habe, habe ich ein paar Fragen.

  1. Ist das ein akzeptables Layout?
    • Habe ich bei irgendwelchen Richtlinien die Marke komplett verfehlt?
  2. Sollte ich bei 16 MHz einen Schutzring um den Kristall legen?
  3. Sollten die Lastkondensatoren zwischen Quarz und MCU gehen oder sind sie dort in Ordnung, wo sie sich befinden?
Ein Kommentar zur Terminologie: Ein Quarzoszillator ist ein Gerät mit vier Pins, das Strom- und Masseverbindungen erfordert und einen einzigen Ausgangspin hat. Es enthält einen Kristall und die Oszillatorschaltung. Ein Quarz ist ein Gerät mit zwei Pins (oder zwei aktiven Pins - einige können in Gehäusen mit vier Pins vorliegen), das externe Komponenten (meistens ein paar Inverter in einem Mikrocontroller) benötigt, um einen vollständigen Oszillator herzustellen. Es scheint, dass Sie eher nach einem Kristall als nach einem Oszillator fragen.
Ist das ein Hobbyboard?
Andere werden bessere Erfahrungen mit den tatsächlich verwendeten Paketen haben, aber ich würde vorschlagen: Minimieren Sie den Schleifenbereich im Kristallschaltkreis. Minimiere Gesamtentfernungen xtal zu IC. Symmetrische Xtal-zu-IC-Positionierung. C3 und R12 scheinen xtal unnötigerweise von IC wegzudrücken, die Symmetrie zu verringern, die Schleifenfläche zu vergrößern und die Leitungslänge zu erhöhen. X1 könnte gegen IC mit C4.C5 daneben oder außerhalb stehen. Alle wesentlich kompakter und symmetrischer. | Der Schutzring sollte bei 16 MHz nicht unbedingt erforderlich sein - tut aber wenig weh, wenn er leicht untergebracht werden kann.
@Peter Bennett Ich habe den Beitrag bearbeitet, um mein Hacken von Begriffen zu korrigieren. Danke schön.
@dextorb Nein, es ist kein Hobbyboard, aber es wird auch keine Produktion sein. Es soll ein fabelhaftes Haus werden.
@ Russell McMahon C1, C2, C3 und C6 sind Entkopplungskondensatoren. Sollte ich die Nähe von C3 opfern, um den Kristall näher an die MCU zu bringen?
Sie sollten C3 um 90 Grad drehen und es nur ein wenig nach oben bewegen, wodurch die Vdd-Spur etwas länger wird (ich schätze die zusätzliche Länge auf +1 mm), sodass das GND-Pad von C3 genau in der Mitte sitzt Die GND-Spur geht horizontal zum GND-Pin.
@MBAs bemerkt - ich hoffe, dass andere mit mehr Erfahrung mit diesen Paketen "eingewogen" haben - und viele hier werden es haben. Meine „allgemeinen Grundsätze“ sind relevant, aber ich habe weniger Erfahrung mit Kompaktverpackungen. Martin Sound ist sachkundig, hat aber einige Aspekte nicht hervorgehoben, die ich für relevant halte. C3-Nutzung wurde verstanden. Es scheint hier Vorrang vor dem Oszillator-Layout an sich zu haben. Ich hätte gedacht, Sie könnten Ihre ersten beiden Faktoren plus meinen "Loop-Bereich minimieren" optimieren, indem Sie c3 verschieben und xtal nahe und symmetrisch bringen. [R12 vermutlich leicht bewegt?]. ...
... C4 C5 könnte sehr nah an xtal liegen, sehr kurze Wege, sehr symmetrisch.
Dieses 4-Pin-Gerät sieht verdächtig aus wie ein Oszillator, nicht wie ein Kristall. Sind Sie sicher, dass es ein Kristall ist? Kannst du einen Link zu seinem Datenblatt posten? Ich würde vorschlagen, einen anderen Kristall mit zwei symmetrischen Stiften zu wählen.

Antworten (1)

Bei 16 MHz bieten Leiterbahnen mit angepasster Länge keinen Vorteil. Sie müssen jedoch sicherstellen, dass Ihre GND-Rückwege kurz sind und dass die Kristallleitungen von taktungsempfindlichen Spuren wie Uart RX- oder Reset-Leitungen oder anderen Funktionsspuren isoliert sind, an denen gekoppelte Taktung falsche Interrupts oder unerwünschte Funktionen verursachen könnte. Zur Erdung würde ich vorschlagen, einige Durchkontaktierungen in der Nähe der GND-Pfade der Lastkondensatoren zu platzieren, anstatt sich auf die GND-Spur zurück zur MCU zu verlassen. Im Allgemeinen platziere ich nach Möglichkeit ein 0,2/0,4-mm-Durchkontaktierungsloch in der Nähe jedes Massepads für Signalkomponenten und mindestens 3 0,4/0,8-mm-Durchkontaktierungslöcher für Leistungs- oder transientenanfällige Komponenten. Die allgemeine Regel für Rauschen/hohe Geschwindigkeit lautet, die Erdungsimpedanz so niedrig wie möglich zu halten.

Ihr Layout gibt nicht an, ob der Polygonguss auf der unteren Ebene geschliffen ist, aber falls dies der Fall ist, würde ich vorschlagen, ihn mit einigen GND-Durchkontaktierungen zu nähen und eine Polygon-GND-Füllung auf der oberen Ebene anzuwenden, sobald Ihr Layout fertig ist. Versuchen Sie, alle Hochgeschwindigkeits- oder rauschempfindlichen Leitungen mit GND-Durchkontaktierungen zu umnähen.

Achten Sie auch auf Tracepad-Ausgänge, die nicht bei 90* liegen. Spitze Winkel zwischen Pads und Leiterbahnen führen während des Ätzprozesses zu "Säurefallen" und im Fall von handgeätzten Leiterplatten möglicherweise nicht richtig geätzt.

Berücksichtigen Sie auch die lokale Ebene für VDD. Größere Kupferflächen sind anfälliger für Rauschen als breite Leiterbahnen mit enger Erdung. Ich ziehe es im Allgemeinen vor, eine solche Leistungsfüllung auf internen Schichten zwischen GND-Ebenen für BGA-Flucht zu platzieren. Wenn Ihre oberste Schicht mit GND gefüllt werden soll, ist dies kein Problem, sofern sie gut entkoppelt ist.

Viel Glück!

Kristall, PCB-Layout
AntwortenHierDatenschutz-Bestimmungen1y, 0v