Hilfe bei der Definition des 8-lagigen Aufbaus für ein Hochgeschwindigkeitsdesign

Bei vielen Leiterplatten meiner Firma haben wir die Stapelung wie folgt durchgeführt:

(Stapel A)

  1. Pads/GND/einige NF-Signale
  2. Signal1
  3. Signal2
  4. GND-Ebene
  5. PWR-Flugzeuge (mehr als eines, da mehrere Sekundärversorgungen benötigt werden)
  6. Signal3
  7. Signal4
  8. Pads/GND/einige NF-Signale

Bei einem neuen Design von uns greife ich das Problem jedoch erneut auf, da ich glaube, dass die Stapelung nicht ideal ist. Ich sehe Probleme an den benachbarten Schichten (ich denke, das funktioniert ohne Übersprechen nur, wenn die Signale senkrecht sind) und an der Tatsache, dass es schwierig ist, impedanzgesteuerte Leitungen an den inneren Schichten 2,3,6 und 7 zu machen). Ich bin mir auch nicht sicher, ob es die beste Lösung in Bezug auf die Rückpfadströme ist.

Bin ich wahr? Was glaubst du?

Auf der anderen Seite muss ich sagen, dass die Boards bisher keine offensichtlichen ernsthaften Probleme mit EMV, Signalintegrität usw. hatten.

Welche andere Kombination würdest du empfehlen? Ich denke entweder dies:

(Stapel B)

  1. Pads/GND/einige NF-Signale
  2. Signal1
  3. GND-Ebene
  4. Signal2
  5. Signal3
  6. PWR-Flugzeuge
  7. Signal4
  8. Pads/GND/einige NF-Signale

oder

(Stapel C)

  1. Pads/Signal1
  2. GND-Ebene
  3. Signal2
  4. GND-Ebene
  5. PWR-Flugzeuge
  6. Signal3
  7. GND-Ebene
  8. Pads/Signal4

Meine Sorge bei Stack-up C ist, dass ich keine Abschirmung auf den äußeren Schichten haben werde. Könnte ich das lösen, indem ich die Lücken in Layer1 mit GND fülle?

Was wird auch bei Stack-up B die Referenzebene für die Rückpfadströme für Signal1 (und Signal4) sein? Wird es wie vorgesehen Layer3 (Layer6) oder Layer1 (Layer8) sein? Hängt es davon ab, welche Schicht näher an der Signalschicht liegt?

Was ist deine Meinung?

Das hängt ganz davon ab, was Sie tun. Betreibst du PCI Express? Das wird ein bisschen heikel in Bezug auf die Routenimpedanz! C könnte eine bessere Option sein. Benötigen Sie mehr Platz auf den Außenflächen für Teile? B könnte eine bessere Option sein.
Wie viele Signal-Routing-Layer benötigen Sie tatsächlich ? Reichen 2 für LF und 2 für HF oder braucht man wirklich 4 HF-Routing-Layer?
Um die anderen beiden Kommentare zu ergänzen: Es könnte sich wirklich lohnen, darüber nachzudenken, wie viele Komponenten Sie auf beiden Seiten der Platine haben. Ihre 8. Schicht, die immer eine Signalschicht ist, zeigt an, dass Ihr Board Komponenten auf beiden Seiten hat, aber vielleicht wird die Unterseite hauptsächlich für Passive/Entkopplung verwendet, so dass es sein kann, dass Signal3 oder Signal4 weggelassen werden könnten
Können Sie eine 10-Lagen-Leiterplatte in Betracht ziehen? sig - gnd - sig - sig - gnd - pwr - sig - sig - gnd - sig
Wenn Sie PWR neben GND platzieren, erhalten Sie eine verteilte Kapazität, die dazu beitragen kann, Ihre Netzteile zu entkoppeln. Versuchen Sie, die dicke Glasfaserschicht nicht zwischen ihnen zu haben.
Benötigen Sie eine hohe Komponentendichte, Leitungen mit kontrollierter Impedanz, niedrige externe EMV, Mikro-Durchkontaktierungen für BGAs, vergrabene Durchkontaktierungen für hochdichtes Routing, mehrere Erdungen für die Wärmeableitung, obere Erdungen für die Erdungsabschirmung? Ehrlich gesagt, ohne Ihre Bewerbung zu berücksichtigen, können Sie genauso gut eine Münze zwischen den von Ihnen bereitgestellten Optionen werfen.
@Daniel Ja, ich habe eine PCIe-Verbindung und auch Ethernet IF, was auch SGMII-, RGMII-, SSSMII-Schnittstellen bedeutet. Auch für meine Taktverteilungsleitungen wäre es besser, eine kontrollierte Impedanz zu haben, oder?
@Marcus Müller Ich habe zwar Komponenten auf beiden Seiten, aber es stimmt, dass die Unterseite fast ausschließlich passiv ist. Es gibt jedoch ein paar Engpässe auf der Platine und deshalb scheinen wir 4 Lagen für das Routing zu benötigen.
@ClaudioAviChami Nein 10 Schichten sind keine Option. Aber warum empfehlen Sie einen solchen Aufbau für 10-Lagen? Ich sehe, Sie haben wieder zwei benachbarte Signalschichten.
@Neil_UK Du hast eigentlich recht. Zur Bewerbung habe ich nicht viel gesagt. Aber es scheint, dass ich fast alle von denen benötige, die Sie erwähnen. Ich habe eine hohe Komponentendichte und benötige Leitungen mit kontrollierter Impedanz. Buried Vias kommen noch nicht in Betracht. Mehrere Gründe für die Wärmeableitung wären eine gute Idee. Und natürlich ist EMV ein großes Thema, wir brauchen das CE-Zeichen. Das ist ein Grund, warum ich Top-Erde für die Erdung der Abschirmung bevorzugen würde.
@nickagian Ich habe viele High-Speed-Boards gemacht, immer mit zwei benachbarten Signalen zwischen GND oder zwischen GND und VCC. Normalerweise würde ich das GND-GND-Sandwich oben in der Nähe der Hochgeschwindigkeitsgeräte einschließen. Ich definiere immer eine Ebene als „x“ und eine als „y“ und mache bei Bedarf Simulationen, um Übersprechprobleme zu erkennen, die immer noch auftreten können, weil es unmöglich ist, perfekte „x“- oder „y“-Spuren zu erstellen, es gibt Diagonalen, usw., wo Übersprechen auftreten kann.

Antworten (1)

Für mich bietet Option C keinen Vorteil gegenüber einem 6-Layer-Stackup. Scheint also Geldverschwendung zu sein. Option C kann sinnvoll sein, wenn Sie zwei oder mehr POWER-Ebenen enthalten (und wenn diese Power-Ebenen tatsächlich benötigt werden). Daher schließe ich Option C eher aus.

Ich interessiere mich nicht für Option A, da es schwierig sein wird, wünschenswerte Ergebnisse für die Ausbruchspuren oben und unten zu erzielen. Entweder sind die Breakout-Leiterbahnen übermäßig breit oder die Impedanz ist im Vergleich zu Signal 2 und Signal 3 ziemlich hoch. Es könnte jedoch funktionieren, wenn die Leiterbahnimpedanz kein wesentliches Problem darstellt.

Von all Ihren Möglichkeiten gefällt mir Option B wohl am besten. Es hat das gleiche Problem wie A, aber das Ausmaß des Problems sollte geringer sein.

Aber ich würde Sie auch dringend bitten, die Verwendung von 6 oder 10 Schichten in Betracht zu ziehen (es sei denn, das Board reagiert nicht wirklich empfindlich auf Impedanzprobleme).

Nun, das ist der Punkt. Ich weiß nicht, wie empfindlich es auf Impedanzprobleme ist. Wie gesagt, wir haben diesen Stapel immer für viele unserer alten Leiterplatten verwendet. Und sie hatten immer noch SGMII-, SSSMII-Schnittstellen und Taktverteilungsleitungen. Jetzt habe ich auch eine PCIe-Schnittstelle. Könntest du ein bisschen erklären, was du mit deinem zweiten Absatz meinst? Ich habe das mit den Breakout-Spuren nicht verstanden und was hat das mit Signal 2 und 3 zu tun. Warum sagen Sie, dass B die gleichen Probleme mit A haben könnte? In welchem ​​Sinne? Auch das bezüglich der Triebwerke? Ich habe und brauche tatsächlich mehr als ein Power Plane. Warum ist C besser?
Nun, die Ausbruchsspuren, wenn es sich um SMT-Komponenten handelt (was ich annehme), befinden sich auf der oberen oder unteren Schicht. Die Impedanz wird durch den Abstand zur Ebene und die Leiterbahnbreite gesteuert. Eine breitere Leiterbahn hat eine niedrigere Impedanz, und näher an der Ebene ist eine niedrigere Impedanz. Wenn Sie sich also Option B ansehen, wenn eine 5-mil-Spur auf Schicht 2 50 Ohm beträgt, dann hat eine 5-mil-Spur auf Schicht 1 mehr als 50 Ohm. Wenn bei Option A eine 5-mil-Spur 50 Ohm auf Schicht 3 beträgt, ist sie auf Schicht 2 größer und auf Schicht 1 noch größer.
Hilfe bei der Definition des 8-lagigen Aufbaus für ein Hochgeschwindigkeitsdesign
AntwortenHierDatenschutz-Bestimmungen1y, 0v