JFET-stabilisierte Komponentenverhältnisse der Wiener Brücke

Ich benötige einen Sinusoszillator und habe mich für die Wien Bridge entschieden. Ich habe alle Tutorials befolgt, habe aber ein paar Fragen, die nirgendwo beantwortet zu werden scheinen.Geben Sie hier die Bildbeschreibung ein

Erstens verstehe ich, dass das Verhältnis zwischen Rf und R3 die Verstärkung der negativen Rückkopplungsschleife bestimmt, die auf 3 oder knapp darüber bei einem Verhältnis von 2: 1 eingestellt ist. Aber es gibt viele Kombinationen von Widerständen, die dieses Verhältnis ergeben würden. Welchen Effekt würde es also bedeuten, einen Widerstand von 1 OHM: 2 OHM mit 10 OHM: 20 OHM zu vergleichen? Und die gleiche Frage zu den Kondensator-Widerstands-Kombinationen in der Lead-Lag-Schaltung.

Zweitens, wie werden die Werte von Rf und R3 ausgewählt, wenn ein JFET mit R2 gepaart ist? Ich dachte, um eine Verstärkung von 3 zu erhalten, nachdem die Gate-Spannung angestiegen ist, würde ich den Rds (on) des JFET zu R3 addieren und sie als eins zählen. Wenn der JFET also ausgeschaltet ist, gibt es keinen Widerstand und die Verstärkung wäre höher als 3, wodurch Oszillationen beginnen könnten. Ist das richtig? Gibt es ein bestimmtes Verhältnis zwischen JFET Rds (on) und R3, dominiert eines, ist es gleich oder spielt es keine Rolle?

Drittens lädt der Negativspitzendetektor, der das Gate des JFET ansteuert, einen Kondensator auf, der einen Widerstand parallel hat. Was macht dieser Widerstand R4 und wie wird sein Wert bestimmt? Wie wird der Kondensatorwert bestimmt?

Was bestimmt schließlich die Ausgangsspannung? Angenommen, ich brauche einen 0,1-V-Ausgang, um einen BJT-Verstärker zu speisen. Welche Werte müsste ich ändern und wie würde ich sie berechnen? Ich dachte, die Ausgabe würde durch den maximalen Peak-to-Peak bestimmt, der auf dem Datenblatt aufgedruckt ist, aber wie würde ich das senken?

Vielen Dank für alle Antworten

Antworten (3)

Zum Regelkreis Diode-C3-R4:

Dies ist kein Spitzendetektor, da der parallele Widerstand R4 den Kondensator kontinuierlich entlädt, der wiederum durch die Ausgangsamplitude geladen wird (wenn er die Diode bei einem bestimmten Pegel öffnen kann). Dies ist notwendig, um eine Amplitudensteuerung in BEIDEN Richtungen zu ermöglichen. Die Verstärkung des Operationsverstärkers schwingt um den Nennwert von "3".

Daher ist die Ausgangsamplitude NICHT KONSTANT – sie weist eine kleine Amplitudenmodulation auf, die durch die Zeitkonstante C3-R4 bestimmt wird. Diese Zeitkonstante sollte mindestens zehnmal größer sein als die Schwingungsdauer. Aus dieser Anforderung können Sie beide Werte auswählen (C3 und R4).

Bezüglich der Ausgangsamplitude: Eine exakte Berechnung ist nicht möglich (aufgrund der nichtlinearen Diodencharakteristik). Eine gute Abschätzung ist jedoch möglich, wenn man den Nennwert (während stationärer Schwingungen) des FET-Widerstands und die entsprechende Gate-Spannung kennt. Dies gibt Ihnen die mittlere Spannung über C3 und - zusammen mit App. 0,5 über der Diode - eine vernünftige Schätzung für die entsprechende Ausgangsamplitude.

EDIT (Fehlerkorrektur): Es gibt einen logischen Fehler auf Ihrer Seite.

Sie haben geschrieben: ..... wenn der JFET ausgeschaltet ist, würde kein Widerstand durch ihn hindurchgehen und die Verstärkung wäre höher als 3, wodurch Oszillationen beginnen könnten. ....

Nein, wenn der JFET ausgeschaltet ist, ist der RDS-Widerstand sehr groß und der Operationsverstärker arbeitet als Unity-Gain-Verstärker (volle Rückkopplung).

Die korrekte Beschreibung lautet wie folgt: Bei t = 0 ist die Ausgangsspannung (und die Gate-Spannung) Null und der FET ist offen - der RDS-Widerstand ist niedrig (maximaler Strom ID) und die Verstärkung größer als "3". Jetzt - für steigende Amplituden wird die Gate-Spannung immer negativer und der RDS-Widerstand wird höher und liefert mehr Gegenkopplung (die Verstärkung wird verringert, bis sie "3" erreicht).

wäre die Zeitkonstante 5RC oder nur RC?
"Dies ist kein Spitzendetektor" ist falsch. Die + DC-vorgespannte negative Schwingung wird als negative Spitze erkannt, die mit einer Diode erkannt wird, um die negative Rückkopplung zu dämpfen und die Verstärkung zu erhöhen, damit sie SCHNELLER startet, Diode R = << 100 Ohm sagen, und R4 ist wahrscheinlich 10k bis 100k, um RC so schnell zu starten Langsames Abklingen am Spitzenwertdetektor, um Verzerrungen zu reduzieren, die sich bei Einheitsverstärkung einpendeln.
Obwohl ich wenig Zeit damit verbracht habe, jede Frage mit einer Antwort zu organisieren und eine perfekte Grammatik zu erstellen, habe ich zumindest jede Frage beantwortet und hatte keinen größeren technischen Fehler. hatte aber einen kleinen verwirrenden Satz (zugestimmt:}
-1 Dies ist kein Spitzendetektor. (Falsch)
Technisch fungiert diese Diode RC als "Quasi-Peak-Detektor", bei dem die ideale Signal-BW ​​ein kleiner Prozentsatz der Oszillatorfrequenz für niedriges Phasenrauschen und niedrigen THD sein sollte. Folglich hat dieses Design eine zu hohe Rückkopplungsverstärkung und BW und ist sehr verzerrt. Im Gegensatz zu meinem optimierten Design. Sie denken an einen DMM-Vpk-and-Hold-Detektor, der es nicht ist. Es ist nur ein Quasi-Peak-Detektor, der etwas länger halten sollte, als er es tut. Es gibt also keinen effektiven "Quasi" -Filter und es wird somit * zu einem negativen Spitzendetektor, wie in einem Spektrumanalysator ohne Videofilter, der einen Spitzendetektor verwendet + oder -
Zusammenfassend definieren Sie einen "Peak-Detektor", der nur einen DC-Wert hat, aber ich definiere ihn als Peak-and-Hold-Detektor. Während in meiner Lebensspanne als Instrumentendesigner die Spitzenerkennung jede Anstiegs- oder Abfallzeit haben kann und das Signal einfach gleichrichtet. Die Anstiegs- und Abfallzeit ist eine zusätzliche Angabe. Während Sie davon ausgegangen sind, dass es sich um DC oder mindestens um einen Durchschnitt von > = 10 Spitzen handeln muss. Auf jeden Fall sollten Sie meine Ergebnisse prüfen und weitere Verbesserungen an seinem Design vorschlagen, wie ich es getan habe. OK?

Rf ist eine Last am Ausgang des Operationsverstärkers. Sein Wert darf für die meisten Operationsverstärker nicht weniger als 2 kOhm betragen, verwenden Sie also vielleicht 20 kOhm. Dann muss der Widerstand des Jfet plus R3 für eine Verstärkung von 3 10 kOhm betragen. Lassen Sie R3 vielleicht 4,7 kΩ betragen, dann kann der Jfet 5,3 kΩ betragen.

R4 entlädt den Kondensator und ermöglicht dem Jfet, sich einzuschalten, wenn der Ausgangssignalpegel niedrig ist. Der Kondensatorwert ist so gewählt, dass er ein guter Filter bei der niedrigsten Frequenz ist, für die Sie eine geringe Verzerrung wünschen.

Lassen Sie den Ausgangspegel hoch genug, damit die Schaltung gut funktioniert, und dämpfen Sie ihn dann mit zwei Vorwiderständen gegen Masse am Ausgang.

Ich denke eher, die Aufgabe des Kondensators C3 besteht nicht darin, irgendetwas zu "filtern", sondern eine - mehr oder weniger - feste Gleichspannung am Gate des FET bereitzustellen. Wie ich in meiner ausführlichen Antwort erklärt habe, verursacht die Zeitkonstante C3R4 eine kleine Amplitudenmodulation des Ausgangssignals (was ganz normal ist, da stationäre Oszillationen genau bei Eins-Schleifenverstärkung niemals erreicht werden können).
dachten die meisten jfet Rds (on) werte liegen bei 150 - 400 ohm? 4,7k scheint hoch zu sein

Aktualisierung 28. Juli

Der Ausgangspegel wird durch die Vgs-Schwelle bestimmt, die erforderlich ist, um die Schleifenverstärkung für einen reinen Sinus genau auf Eins zu bringen. Da es in meiner Antwort ein Thevenin R5 / (R5 + R7) -Verhältnis mit einem Dioden-Offset gibt, das durch eine andere Spannungsreferenz (0,75 V) auf Null gesetzt wird, werden Sie ein besserer Detektor für negative Spitzen mit einer Anfangsbedingung, um einen sofortigen Start eines Unendlichen zu erhalten Q (oder wirklich hoher Q im stationären Zustand (siehe Filterantwort in der verknüpften Antwort)) Oszillator, und auch der FET Vt bestimmt die Ausgangsamplitude, sodass diese 0,75 V die Kappenspannung auf Vgs vorladen, um mit einer Sinuswelle zu beginnen.

Um den Vout-Sinus zu reduzieren, verwenden Sie daher ein niedrigeres Vt und ein höheres Verhältnis von R7/R4. Verwenden Sie umgekehrt für ein maximales Vout ein höheres Vt und ein niedrigeres R7 / R4 = 1 wie in meinem Fall.

Ich hätte das Design vereinfachen können, um diese Voreingenommenheit zu integrieren, entschied mich aber dagegen.

"Dies ist kein Spitzendetektor" ist falsch. Die + DC-vorgespannte negative Schwingung wird als negative Spitze erkannt, die mit einer Diode erkannt wird, um die negative Rückkopplung zu dämpfen und die Verstärkung zu erhöhen, damit sie SCHNELLER startet, Diode R = << 100 Ohm sagen, und R4 ist wahrscheinlich 10k bis 100k, um RC so schnell zu starten Langsames Abklingen am Spitzendetektor, um Verzerrungen zu reduzieren, die sich bei Einheitsverstärkung einpendeln. (JFET hat Id = Idss mit Vgs = 0 V, was dann leitet, aber auch einen DC-Offset einführt, sodass der Ausgang gesättigt ist (nicht so groß) :(

  • Peak-Detektoren haben eine langsame Abklingrate, die hier von R4C3gm gesteuert wird, wobei gm = ΔId / ΔVgs ~ 20 m bis 50 m für einige

  • Die positive Rückkopplung im geschlossenen Regelkreis muss langsam auf „1,000“ geregelt werden, abhängig von der Kompressionsrate der Änderung des FET-Dämpfungsglieds gegenüber der Frequenz, um die Oszillationskriterien zu erfüllen

  • Sie werden sehen, dass die DIODE schnell angreift, um den JFET auf ON zu setzen, um die zu reduzieren

  • Für eine interaktive Simulation mit einem Stimmtopf lesen Sie meine bessere Antwort

  • Beginnen Sie immer mit den THD-Spezifikationen oder der Asymmetrie der Sinuswelle, mit definierten Ausgangs-Vpp-Pegeln und einer Startzeit, die umgekehrt zu Q ist, die diesen Resonator mit hohem Q definiert.

  • Es gibt bessere Designs, hängt jedoch von all Ihren Spezifikationen für Linearität, Amplitude, Phasenrauschen und Anlaufzeit, Frequenz und Steuerbarkeit, Bereiche und Toleranzen sowie Abstimmungsmethoden ab.

hast du hier nach WIEN BRÜCKE oder Wein (x) gesucht

Designanforderung:

Rf:R2 = 2:1 im stationären Zustand, aber wenn 1:1 als Oszillator schneller startet. Somit muss die Abklingrate des negativen Spitzendetektors dV/dt am Ausgang von R4 multipliziert mit der Verstärkung gm für eine niedrige Verstärkung bei der Oszillationsfrequenz definiert werden, sodass das Ergebnis ein symmetrischer Sinus mit geringer Verzerrung ist

Zu niedrige Rf-, R4-Absolutwerte wie 1,10,100 Ohm sind für Operationsverstärker schlecht, um dies zu treiben (ein zu hoher Strom), und der Jfet-Widerstand kann nicht so niedrig werden, und 1 M ist fast zu hoch. Was passiert also, wenn Sie Werte dazwischen wählen? Und

Wie ändert sich gm mit Vgs ? dh wo ist es maximal? Antwort: Idss mA ist definiert durch Vgs = 0 V, was ein maximales gm erzeugt, aber nur langsam reduziert wird, wenn Vgs ansteigt, und dann stark reduziert wird. Die Empfindlichkeit muss nur auf <<1% eingestellt werden, und das ist ohne Dämpfungsglieder viel zu groß.

Dies ermöglicht eine große Toleranz, aber einen fast vollen Sinusausgang, der auch durch den für Operationsverstärker (Vout max + Vout min) erforderlichen "Headroom" für BJT-Typen im Vergleich zu CMOS-Operationsverstärkern begrenzt ist, die Rail-to-Rail sind.

  • Anlaufzeit vs. harmonische THD-Verzerrung (minderwertiges Design gegenüber kommerziellem Sig-Generator, aber billig und schmutzig)

Schließlich benötigt ein BJT-Verstärker keine 0,1 V, da dies ein Oszillator mit großem Spannungshub ist. Sie benötigen jedoch mehr Stromtreiber und schließen dann vor der Rückkopplung zwei Transistoren als "Emitter-Folger" PNP + NPN an OpAmpout ein. (allgemeine einfache Suche zeigt, wie)

Nach sorgfältiger Abstimmung für geringe Verzerrung und sofortigen Start, Reduzierung der Empfindlichkeit der Amplitudenverstärkungssteuerung und mit Widerständen mit Vbias 0,75 V +/- 20 %, um den JFET in die richtige Vorbedingung für eine schnelle Verriegelung mit dem Spitzenwertdetektor zu versetzen, so sollte ein ausgezeichneter Sinusoszillator aussehen wie. Geben Sie hier die Bildbeschreibung ein

Meine Optimierungen wurden zuvor durchgeführt, aber jetzt angezeigt.

Kommentare sind nicht für längere Diskussionen gedacht; diese Konversation wurde in den Chat verschoben .
@clabacchio hast du schon mal einen leistungsstärkeren Sine WIEN Osc gesehen.
Ein Spitzendetektor erkennt – und hält – den Spitzenwert eines periodischen Signals. In unserem Fall und unter stabilen Bedingungen bewirkt die Dioden-CR-Kombination jedoch, dass die Spannung am Kondensator (nur ein wenig und langsam) um eine Spannung schwingt, die weit unter dem Spitzenwert am Ausgang des Operationsverstärkers liegt. Dies ist ein erwünschtes Merkmal und wird durch das kontinuierliche Laden/Entladen des Kondensators verursacht. Jede Simulation zeigt diesen Effekt.
Ein Spitzenwertdetektor richtet die Spannung einfach mit einer Speicherkapazität gleich, und serielle und parallele Rs beeinflussen die Anstiegs- und Abfallzeit. . In diesem Fall handelt es sich um einen negativen Spitzendetektor mit einer Thevenin-Spannung und einem Widerstand aufgrund von R5//R7 * 300 pF Anstiegszeit und R7 * 300 pF Abfallzeit. In meinem Design sind dies 10 M/10 M * 1 nF Anstiegszeit und 10 M * 1 nF Abfallzeit, was zu einem viel niedrigeren BW in der Änderungsrate der FET-Transkonduktanz führt, da diese Verstärkung am stabilen Arbeitspunkt keinen so großen Hub erfordert. Es ist immer noch ein Negativspitzendetektor für AGC und mein Design ist aufgrund dessen @LvW ok?
@clabacchio verstehst du oder stimmst du zu? LvW, Sie denken an einen Peak-and-Hold-Detektor, der ein viel größeres Verhältnis von Abkling- / Anstiegszeit hält, um einen genauen Peak länger zu speichern, als er abklingt. Aufgrund dieser beiden Zeitkonstanten haben alle Spitzenwertdetektoren einen linearen Aspekt. Sie denken, dass dies nur für große Verhältnisse gilt. Tf>>Tr, aber Tr ist niemals 0 und Tf ist niemals unendlich. Sie sind analog und es ist immer noch ein Spitzendetektor. obwohl aufgrund von Thevenin-Verhältnissen verlustbehaftet. R5/(R5+R7)
Somit können Sie die Ausgangsamplitude entwerfen, wenn Sie die Vt für den FET und dieses Verhältnis relativ zur Schaltung Z oder die erforderlichen Vgs kennen, um das Eingangssignal für eine erforderliche Ausgangsspannung kleiner als die Sättigung zu dämpfen. Soll ich dir die Gleichungen zeigen? oder kannst du das selbst herausfinden? Das Ergebnis des Verhältnisses von OSC-Frequenz und AGC-BW bestimmt den THD der Sinuswelle, der in meinem Fall ein sehr niedriger THD ist.
Die Vref = 0,75 in meinem Design lässt diesen Osc sofort mit einem perfekten Sinus starten.
Sunnyskyguy_ vielleicht nur eine Frage der Terminologie? Nur eine einfache Frage: Stimmen Sie zu, dass der Mittelwert der Kondensatorspannung (identisch mit der Gate-Spannung, die den FET ansteuert) niedriger ist als die Spitzenausgangsspannung des Operationsverstärkers? Und der Faktor ist App. R5/(R5+R7). Ja oder nein?
Angesichts seiner Einzelversorgung mit Vcc/2 ref. und die Lastimpedanz ist so hoch, dass es sich um einen negativen Signalgleichrichter handelt und die Spitze etwa 0,3 V über der tatsächlichen negativen Spitze liegen würde. Allerdings ist die Kappe zu klein und das Ergebnis ist schrecklich verzerrt. In meinem bipolaren Design ist der tatsächliche Diodenstrom niedriger und damit näher an einem echten Spitzendetektor. aber mit einer viel niedrigeren Quasi-Peak-BW als 1/2pi*10k 300pf. Wir nennen das einen Quasi-Peak-Detektor, aber seine Kappe ist viel zu klein. Es gibt einen Standard für Audio-Quasi-Peak, der in allen RFI-Tests seit dem Zweiten Weltkrieg verwendet wird, als sie Audio-Funkstörungen entdeckten
Sein Tau = 3 us, obwohl es 10 ~ 100 us sein sollte und der Bereich viel zu hoch für die Verstärkungsregelung und viele andere in meinem Design optimierte Parameter ist. Capiche? Ich denke, Sie werden zustimmen, dass es aufgrund der BW-Formung der Anstiegs- / Abfallzeit für das Audioband oder in diesem Fall Fosc als "Quasi-Peak-Detektor" bezeichnet wird
Ich habe das Design (gut oder schlecht) oder die Qualität des erzeugten Signals nicht kommentiert - ich empfehle eher, mich auf den Kern meines Anliegens zu konzentrieren: Ist der gezeigte Gleichrichter ein "Peak-Detektor" oder nicht? Ich wiederhole: Es liegt nicht daran, dass es die Spitze des Operationsverstärkerausgangs nicht "erkennt". Ich habe natürlich keine Probleme, wenn man es gerne "Quasi-Peak-Detektor" nennt. Aber Sie sollten nicht behaupten, dass mein Satz "Dies ist kein Spitzendetektor" "falsch" wäre (wie Sie es in Ihrer ausführlichen Antwort getan haben). Einverstanden?
Ihr Kommentar kann korrigiert werden, indem Sie die Wörter hinzufügen, die nicht gut funktionieren, wenn die Komponentenwerte als Spitzendetektor (& Hold) angezeigt werden. Aber meine breitere Sicht auf die wahre Definition, wie sie von HP seit den frühen Tagen des Spectrum Analyzer-Designs verwendet wird. ist, dass es sich um einen Negativspitzendetektor handelt
Nun, das fragliche Design verhält sich sicherlich nicht so, wie die meisten Leute es sich unter einem Spitzendetektor vorstellen. Die Konfiguration ist jedoch sicher, nur die Komponentenwerte sind falsch. Es gleicht also einfach negative Signale aus, die für die betreffende Impedanz und Frequenz keine ausreichende Haltekapazität haben. Das ist das Problem. Die RC-Abklingzeit relativ zur Trägerzykluszeit kann durch das BW-Verhältnis der Diodenlast oder das k=RC*f-Produkt definiert werden, das für < 5 % Speicherfehler des Spitzenwertes >> 20 sein muss. QPDs sind jedoch alle durch die Anstiegszeit mit Reihen-R & %Abfall definiert, um die Spitze mit dem Shunt-R-Wert zu speichern. verstehen ?
Ich folge Wikipedia nicht blind - trotzdem: "Was ist eine Spitzendetektorschaltung? Ein Spitzendetektor ist eine Reihenschaltung aus einer Diode und einem Kondensator, die eine Gleichspannung ausgibt, die dem Spitzenwert des angelegten Wechselstromsignals entspricht." Im vorliegenden Fall haben wir jedoch einen Gleichrichter, der eine (leicht schwankende) Spannung weit unter der Wechselstromspitze liefert (bei richtiger Auslegung). Darüber hinaus ist für den beabsichtigten Zweck der Amplitudenregelung die erwähnte Fähigkeit, die Gate-Steuerspannung in BEIDEN Richtungen zu variieren (und NICHT den Spitzenwert zu halten), eine wichtige Anforderung.
Spitzendetektor alias Hüllkurvenfolger alias AGC-Steuerschaltung alias Halbwellengleichrichter. Ich bin mir nicht sicher, wie viele Spektrumanalysator-Detektoren, AGC-Detektoren oder RSSI-Detektoren Sie in Ihrer Karriere entwickelt haben, aber sie alle verwenden mindestens eine Diode, einen Widerstand und einen Kondensator, um dem Signal um einige tR-, tF- und Verstärkungs- oder Verlustanforderungen zu folgen dh definiert durch einige AC + DC-Parameter, dh. Amplitudendemodulator. FWIW @LvW zurück zu Ihnen ... WAS Sie in diesem Fall Verbesserungen vorgeschlagen haben, aber nicht genug für einen Anfänger, um es zum Laufen zu bringen. Haben Sie mein simuliertes Design schon auf Fehler getestet? wenn überhaupt.
Übrigens, die Wiki-Definition ist das klassische einfache Design dessen, woran diejenigen nur denken. Peak Follower, Track and Hold, Peak Hold und Resampling. Mir gefiel Sonys professioneller Kompressor-Audiomixer, der Spitzenwerte abtastete und die Verstärkung gemäß einem digitalen Attack-Decay-Algorithmus um 1 dB anpasste. Es gibt viele und die Definition im Wiki deckt nicht annähernd ein breites Spektrum von Peak-Detektoren ab. (begrenzter Umfang) Ich kenne kein anderes Design wie meine Simulation, die einen Sinusoszillator mit einem Q> 1.000 im 1. Zyklus starten kann. Tust du?
SunnyskyGuy_höchstwahrscheinlich ist die ganze Diskussion nicht allzu wichtig - aber ich denke, Sie haben den Punkt verfehlt. Meine einzige Sorge ist die DEFINITION – ich habe Ihnen eine gegeben. Haben Sie ein anderes ?? Ich spreche nicht über meine Karriere, Analyser, Audiomischer oder andere Dinge. Und ich spreche nicht über Ihr Design und die simulierte Startzeit. Mein einziger Punkt ist (ich wiederhole): Ein Gleichrichter, der die Spitze einer periodischen Spannung nicht erkennt und hält, darf nicht als "Spitzendetektor" bezeichnet werden. Das ist alles !! Ich schlage vor, sich auf die Hauptfrage zu konzentrieren und nicht zu diskutieren, wie Sie Ihren Oszillator sicher starten können.
Auch hier beschreibt Ihre enge Definition nicht den Spitzendetektor, der in vielen anderen Anwendungen wie Spektrumanalysatoren verwendet wird, die eine 10-MHz-Video-BW bei einem 10-MHz-Träger haben können, was bedeutet, dass er dem Trägersignal wie ein Gleichrichter mit schwacher Haltefilter-BW folgt. Die Hauptlösung ist natürlich ein höheres BW f-Produkt des Spitzendetektors oder RC f > 10, wie Sie vorgeschlagen haben. Sie meinen also Peak-Detect und Slow-Decay . Aber die einfache Definition geht davon aus, dass das jeder tut, aber das ist es nicht
JFET-stabilisierte Komponentenverhältnisse der Wiener Brücke
AntwortenHierDatenschutz-Bestimmungen1y, 0v