Kann das Hinzufügen von Testpunkten die Qualität von Hochfrequenzsignalen beeinträchtigen?

Die Kapazität eines 2 mm² großen Pads (ohne Loch) über einer Masseebene, die 0,3 mm tiefer in der darunter liegenden Schicht liegt (stellen Sie sich eine 4-lagige FR4-Leiterplatte vor), beträgt 0,236 pF. Wenn das Pad doppelseitig ist, bedeutet das etwa 0,472 pF und wahrscheinlich etwa 0,6 pF einschließlich der durchkontaktierten Bohrung.

Parallelkondensatorrechner .

OK, also kann ein Gate, das mit dem Signal gespeist wird, eine Eingangskapazität von 3 pF haben, also gibt es eine Verschlechterung, aber keine große Menge. Bei 1 GHz beträgt die Reaktanz 265 Ohm, frisst sich also in Spuren, die für eine Impedanz von 50 Ohm ausgelegt sind, aber nicht sehr.

Ich habe solche Testpunkte ohne erkennbare Probleme bei digitalen Hochgeschwindigkeitssignalen verwendet, aber machen Sie sie so klein wie möglich, z. B. einen PTH mit 0,4 mm Durchmesser und vielleicht insgesamt 1 mm² Oberfläche oben und unten. Lassen Sie vielleicht das Kupfer auf der Seite weg, die nicht zum Sondieren benötigt wird (um die Kapazität etwas mehr zu reduzieren), wenn Sie sich Sorgen machen.

Sie hängt von der Größe und Konstruktion des Messpunktes ab.

Wenn Sie einen Testpunkt in eine Spur einfügen, fügen Sie eine Impedanzunterbrechung hinzu. Das kann zu Signalreflexionen und EMI-Problemen führen.

Für einfache Fälle ist es möglich, dies ohne allzu großen Aufwand zu simulieren und eine ungefähre Vorstellung davon zu bekommen, wie groß das Problem wahrscheinlich sein wird.

Hier ist ein schnell ausgearbeitetes Beispiel: Stellen Sie sich vor, Sie haben eine 140-mm-Leiterbahn auf einer FR4-Leiterplatte mit einer Dielektrizitätskonstante ($\varepsilon_r$) von 4,6, eine dielektrische Dicke von 0,2 mm und eine Kupferdicke von 0,035 mm. Dies entspricht ungefähr dem 7628 4-Lagen-1,6-mm-Impedanz-kontrollierten Aufbau von JLC.

Nehmen wir an, wir schießen auf eine charakteristische Impedanz von 50 Ω, also stecken wir diese Werte in einen Stripline-Impedanzrechner und erhalten 0,32 mm für unsere Leiterbahnbreite.

Der$\varepsilon_r$ermöglicht es uns, die Ausbreitungsverzögerung auf der Platine zu berechnen. Die Ausbreitungsgeschwindigkeit ist gegeben durch:

$$v=\frac c {\sqrt {\varepsilon_r}}$$

Wo$c$ist die Lichtgeschwindigkeit. Das gibt uns:

$$v=\frac {3\times10^8} {\sqrt {4.6}} = 139875721ms^{-1}$$

Wir können dies verwenden, um die Ausbreitungsverzögerung für eine bestimmte Spurlänge herauszufinden. Nehmen wir an, wir platzieren einen Testpunkt genau in der Mitte dieser Spur und teilen sie in zwei 70-mm-Längen auf. Zeit ist Distanz über Geschwindigkeit, also ergibt sich:

$$t = \frac {0.07} {139875721} = 0.5ns$$

Wir können dies für unseren 1-mm-Testpunkt wiederholen, um herauszufinden, wie hoch die Ausbreitungsverzögerung ist:

$$t = \frac {0.001} {139875721} = 7.15ps$$

Da der Testpunkt jetzt 1 mm breit ist, anstatt 0,32 mm breit wie der Rest unserer Spur, hat er eine andere charakteristische Impedanz. Der Einfachheit halber gehe ich davon aus, dass der Messpunkt lediglich aus einer Verbreiterung der Kupferbahn besteht, ohne weitere Veränderungen (zB Bohren). Wir können dieselben Parameter wie zuvor in einen Stripline-Impedanzrechner eingeben, aber dieses Mal verwenden wir unsere bekannte Breite (1 mm), um die charakteristische Impedanz des Pads zu berechnen. Dies kommt bei 22,9 Ω heraus.

Hier ist das resultierende Layout:

Allerdings fehlt dabei eine entscheidende zusätzliche Variable: die zusätzliche Kapazität des Pads. Das Einstecken der Platinenparameter in einen rechteckigen Pad-Kapazitätsrechner sagt uns, dass die Kapazität etwa 0,6 pF beträgt.

Wir können dies in eine Simulation einbauen, um das Verhalten mit und ohne Testpunkt zu zeigen:

( Simulationslink )

Das Setzen des Steuersignals auf L bringt den Testpunkt in den Pfad. Wenn Sie es auf H setzen, wird es aus dem Pfad entfernt.

Ohne den Testpunkt sieht alles sauber aus:

Beim Sender gibt es keine Reflexionen und beim Empfänger ist die Anstiegszeit gut.

Nachdem der Testpunkt vorhanden ist, sehen wir einige Probleme:

Auf der Senderseite gibt es Signalreflexionen, und die Anstiegs-/Abfallzeiten auf der Empfängerseite sind langsamer.

Dieses Problem verschlimmert sich mit zunehmender Testpunktgröße – hier ist eine Simulation für ein 2 x 2 mm Pad bei 1 GHz.

Beachten Sie, dass dies eine sehr grobe Simulation des Problems ist. Um genauere Zahlen zu erhalten, benötigen Sie wirklich einen Feldlöser, der Ihr genaues Platinenlayout und Ihren Stapelaufbau simulieren kann. Selbst dann unterliegen Sie Fertigungstoleranzen und anderen Umweltfaktoren.

Ob die Ergebnisse dieser Simulation ein Problem darstellen oder nicht, die genaue Toleranz für Reflexionen und langsameren Anstieg/Abfall hängt von Ihren spezifischen Designanforderungen ab. Bei höheren Frequenzen ist es definitiv schlechter, aber bei 100 MHz haben Sie im Allgemeinen ziemlich viel Spielraum.

Dr. Eric Bogatin, ein branchenweit anerkannter Experte für Signalintegrität, hat eine Faustregel (Nr. 23) entwickelt, die dieses Szenario anspricht. Darin heißt es: "Wenn die Kapazität (in Femtofarad) Ihrer Diskontinuität größer als 10 × Anstiegszeit (in ps) ist, wirkt sich die Diskontinuität auf das Signal aus."

Offensichtlich wird es dann bei einer Signalflankenrate von 10 ps (wie einige in Simulationen verwendet haben) eine merkliche Auswirkung auf das Signal geben. Bei einer realistischeren Flankenrate von 100 ps können Sie jedoch eine Kapazitätsunterbrechung von 1 pf ohne signifikante Signalverschlechterung aushalten.

Womit wir bei einem guten Gestaltungsvorschlag wären. Machen Sie Ihre Kanten nicht schneller als sie sein müssen. Mit der angegebenen 100-MHz-Rechteckwelle von OP sollte eine Anstiegs- und Abfallzeit von 100 ps ausreichend schnell genug sein, und eine Anstiegs- und Abfallzeit von 500 ps wäre noch verzeihender.