Ich fange mit Elektronik an und habe mir das Buch von Donald geholt. A. Neamen - Mikroelektronik. Ich stecke bei einem einfachen Beispiel der DC-Analyse für diese PMOS-Schaltung fest.
Simulieren Sie diese Schaltung – Mit CircuitLab erstellter Schaltplan
Ich muss finden:
Angegebene Parameter sind:
Korrekte Ergebnisse sind:
So gehen meine Berechnungen:
Ich bin davon ausgegangen, dass der Transistor in Sättigung ist, daher:
Jetzt habe ich die obere rechte Schleife verwendet:
Nach diesen beiden Gleichungen habe ich einen Handheld-Computer verwendet, um diese beiden Gleichungen zu lösen und habe zwei Ergebnisse und keines davon ist richtig ...
Was mache ich hier falsch? Das richtige ist ~1,6 V.
Danke schön!
BEARBEITEN:
Hier sind die Ergebnisse aus dem Buch.
Da stimmt etwas nicht. Der Bereich zwischen den beiden Versorgungen bei 4,4 V, aber bei einem Strom von 212,6 μA beträgt der Abfall über den Source- und Drain-Widerständen:
Das ist nicht einmal inklusive .
Wenn Sie Ihre Schaltung in CircuitLab einstecken, erhalten Sie:
das ist nicht in Sättigung und kommt der Antwort des Buches nicht nahe.
Ich vermute, dass dies ein Fehler ist, der eingeführt wurde, als das Lehrbuch für eine neue Ausgabe aktualisiert wurde. Leider scheint es auf der Website des Herausgebers keine Errata zu geben .
Ihre Berechnung für VG ist korrekt.
Das korrekte Ergebnis für ID ist nicht 0,2126 mA.
Sie haben nur 4,4 V Gesamtversorgungsspannung. Aber der Widerstand beträgt 48K Ohm. Daher beträgt die Obergrenze des Drain-Stroms 4,4 V / 48 K = 91,6 uA. Die wirkliche Antwort wird ein bisschen weniger sein.
0xd4v3