Ich habe versucht, die folgende Multiple-Choice-Frage zu lösen (nur eine Option ist richtig).
Ich habe den Wechselrichter zum Variieren von W mit konstantem L simuliert. Was ich gefunden habe, ist, dass der absolute Wert von dVout/dVin zunimmt, wenn W abnimmt.
Kann das jemand erklären? Ich bin diese Frage durchgegangen , wo ich festgestellt habe, dass die Kleinsignalverstärkung mit abnehmendem W zunimmt. Aber hier betrachten wir das Großsignalverhalten. Bitte erwähnen Sie auch die Lösung der obigen Frage.
Die Frage ist nicht sehr gut formuliert und das ist hier das Hauptproblem. Die wahrscheinlichste Antwort ist jedoch (d).
Allgemein lässt sich die Flankensteilheit durch die Kleinsignalverstärkung beschreiben der Schaltung, die durch gegeben ist
Daher muss die Summe der Transkonduktanzen maximiert und die Summe der Konduktanzen minimiert werden.
Verwenden
Jetzt kann eine wichtige Beobachtung gemacht werden. Verwenden Sie diese beiden Ausdrücke in der Gleichung für die Verstärkung der Strom ID fällt aus der Gleichung heraus, da sowohl gm als auch gd proportional zum Strom sind und nur ihr Verhältnis die Verstärkung bestimmt.
Unter der Annahme, dass die Schaltschwelle des Wechselrichters bei der halben Versorgungsspannung liegt, kann gezeigt werden, dass (d) die richtige Antwort ist. Da die Gate-Source-Spannung beider Transistoren die Hälfte der Versorgungsspannung ist, lautet der Ausdruck für gm
Ist die Schaltschwelle jedoch nicht zentriert, sieht es anders aus. Wir können die Transkonduktanz entweder des PMOS- oder des NMOS-Transistors maximieren und eine steilere Flanke erhalten. Um die Schaltschwelle zu verschieben, könnte die Breite des PMOS oder des NMOS erhöht werden. Dies würde zu (a) oder (b) als richtige Antwort führen.
Dies könnte auch die Ergebnisse der Simulation erklären, wenn Sie die Schaltschwelle des Wechselrichters vor und nach der Breitenänderung nicht richtig eingestellt haben.
Andi aka
neu_ecl
Andi aka