Stiff Voltage Divider Bias für einen Emitterfolger

Unten ist ein wechselstromgekoppelter Emitterfolger mit Basisvorspannung, die von einem Spannungsteiler bereitgestellt wird. Ich habe ein kleines Problem damit, wie die Widerstandswerte für die Vorspannung in dem in Art of Electronics (S. 70) bereitgestellten Designbeispiel ausgewählt werden. Ich habe die im Buch bis zu diesem Punkt angegebenen Designschritte aufgenommen.

Geben Sie hier die Bildbeschreibung ein

Schritt 1. Wählen Sie VE. Für die größtmögliche symmetrische Schwingung ohne Clipping ist VE = 0,5 Vcc oder +7,5 Volt.
Schritt 2. Wählen Sie RE. Bei einem Ruhestrom von 1mA ist RE = 7,5k.
Schritt 3. Wählen Sie R1 und R2. VB ist VE+ 0,6 oder 8,1 Volt. Dies bestimmt das Verhältnis von Rl zu R 2 als 1:1,17. Das vorstehende Belastungskriterium erfordert, dass der Parallelwiderstand von R1 und R2 etwa 75 k oder weniger beträgt (ein Zehntel von 7,5 k mal h FE ). Geeignete Standardwerte sind R 1 = 130k, R2 = 150k.

In Schritt drei heißt es, dass das Thevenin-Äquivalent des verwendeten Spannungsteilers (R1//R2) mindestens zehnmal kleiner sein sollte als der Scheinwiderstand des Lastwiderstands RE (RE * hFE). Ich denke jedoch, dass wir anstelle des Thevenin-Äquivalents nur R2 betrachten sollten, da R2 effektiv parallel zum Lastwiderstand * hFE liegt. Wenn nicht, wird der Ladeeffekt auf den Spannungsteiler dann nicht zu groß?

Antworten (5)

Wenn wir in den Basisanschluss schauen, sehen wir das Äquivalent eines Widerstands mit dem Wert Re * hfe. Wenn also hfe 200 ist, sieht es aus wie ein 1,5-M-Widerstand gegen Masse.

Sie sagen, wir können das ignorieren, wenn R1 || R2 << (Re * hfe), wobei sie eine Größenordnung als nahe genug erachten – so dass eine Verringerung des Schwungs von Vcc/20 als unbedeutend angesehen wird. Nichts hindert Sie daran, das Verhältnis ein wenig zu korrigieren, um typisches hfe zu berücksichtigen, aber als AoE geschrieben wurde, waren 5% Widerstände viel billiger als 1% und es spielte keine Rolle.

Da bin ich verwirrt. Da wir einen Widerstand von RE * hfe sehen, der in die Basis schaut, wäre dieser Widerstand parallel zum Widerstand R2. Da R2 150 k und der äquivalente Widerstand 750 k (hfe = 100) beträgt, würde das den Teiler nicht laden?
Ja, aber das Thevenin-Äquivalent des Teilers ist eher wie 70K, es lädt es nur ein bisschen. Denken Sie daran, wenn wir aus der Basis zurückblicken, sehen wir eine Quelle von ~ 8,1 V mit einem Quellenwiderstand von R1 | | R2. Eine Last von 750 K reduziert diesen also um weniger als ein Volt. Das wird hier als "gut genug" angesehen.
Oh, ich verstehe. Wenn wir den reflektierten Widerstand von 750 K berücksichtigen, müssen wir auch den Spannungsabfall VBE berücksichtigen, richtig? Würde das die tatsächliche Spannung am Emitter nicht weiter verringern?
@Ammar Ja, das ist richtig. Um genauer zu sein, ist es eher ein reflektierter Widerstand gegen eine Spannungsquelle von Vbe als gegen Masse. Wenn Sie sich die kleine Signalbelastung ansehen, ignorieren Sie Vbe, da es ziemlich konstant ist.
@Ammar: Viele Antworten und viele Kommentare. Allerdings bin ich mir nicht ganz sicher, ob folgendes schon klar gesagt wurde: Der Eingangswiderstand an der Basis ist r1=rbe+beta Re (oder: r1=hie+hfe Re). Das bedeutet: Der gesamte Eingangswiderstand der gesamten Schaltung ist r,in=r1||R1||R2. Das ist die ganze Geschichte. Die Frage, warum die Teilerschaltung eine "steife" Spannung liefern sollte, wurde in meiner ausführlichen Antwort beantwortet.
@LvW Wie Ammar richtig bemerkt hat, ist r1||R1||R2 nicht ganz die ganze Geschichte, da r1 nicht wirklich parallel ist, dort ist ein Vbe-Abfall. Es ist nur in der Kleinsignalnäherung parallel. In diesem Fall sprechen wir von weniger als 1 % Auswirkung auf die Vorspannung (10 % von 10 %), aber ich denke, es ist schlampig, besonders für einen Anfänger, es einfach zu ignorieren.
Das Konzept des Eingangswiderstands der Schaltung ist sinnvoll. Womit ich mich beschäftige, ist die Auswirkung auf die Vorspannung VE. Für unser Thevenin-Äquivalent haben wir eine Quelle von 8,1 V mit einem Quellenwiderstand von R1||R2 (70 K) und die reflektierte Last beträgt 750 K. Daher verlieren wir dort wegen des Quellenwiderstands ~ 0,7 V. Dann gibt es einen weiteren Verlust eines Diodenabfalls. Das Design ignoriert den ersten Verlust, da die Last mindestens 10x größer ist. Bin ich vielleicht zu genau, wenn ich den Verlust aufgrund des Quellenwiderstands betrachte? Ich schätze deine Hilfe sehr.
Ja das ist richtig. Sie ignorieren den Verlust aufgrund des Quellenwiderstands, da er nicht sehr groß ist. Hier geht es nicht darum, das Design zu optimieren, sondern nur einigermaßen nah dran zu sein.
@Spehro Pefhany: In Ammars Beitrag sehe ich den Faktor hfe - und das ist ein Kleinsignalparameter. Daher bin ich davon ausgegangen, dass es sich um ein Kleinsignalverhalten der Schaltung handelt. Andernfalls können Sie den Faktor hfe nicht zur Berechnung des „reflektierten“ Werts des Emitterwiderstands verwenden. Und ich habe die Widerstandseigenschaften BE-Pfad mit dem Parameter hie berücksichtigt. Was fehlt?
@LvW-Bias-Berechnung ist offensichtlich kein kleines Signal - aber ja, sollte es sein β eher als hfe. ;-)
Sorry für die Verwirrung. Das Buch verwendet hfe für kleine Signale und hFE für die Gleichstromverstärkung. Es wird erwähnt, dass der Begriff Beta für beide verwendet wird und dass sie außer bei hohen Frequenzen ungefähr gleich sind, sodass ich sie fälschlicherweise synonym verwendet habe.
Ammar – OK, vielleicht gab es ein Missverständnis. Das tut mir leid. Wenn Sie sich jedoch nur für die Rolle der Widerstände in Bezug auf das DC-Verhalten interessieren (Steifigkeit des Basispotentials, Temp.-Stabilisierung aufgrund von DC-Rückkopplungen), verweise ich auf meine unten gegebene Antwort.

Lassen Sie mich zunächst mit einer neu gezeichneten Teilversion Ihrer Schaltung beginnen, die möglicherweise ausreicht, um die Idee zu vermitteln:

schematisch

Simulieren Sie diese Schaltung – Mit CircuitLab erstellter Schaltplan

Vielleicht macht es das einfacher, parallel über R1 und R2 nachzudenken. Wenn nicht, lesen Sie weiter ...

Vergessen Sie vorerst den Transistor und betrachten Sie nur einen einfachen Spannungsteiler, der an eine Last angeschlossen ist:

schematisch

Simulieren Sie diese Schaltung

Nehmen wir an, wir wollen Vout = Vin/2, also wählen wir R1 und R2 so, dass sie jeweils 1 kΩ betragen. Was ist, wenn RL 250 Ω beträgt?

R2 und RL parallel sind effektiv:

R 2 | | R L = 1 1 / 1 k Ω + 1 / 250 Ω = 200 Ω

Das tatsächliche Verhalten, das wir aus dem Spannungsteiler herausbekommen, ist also :

v Ö u T = R 2 | | R L R 1 + R 2 | | R L v ich N = 200 Ω 1 k Ω + 200 Ω v ich N = v ich N 6

Dies ist nicht die v Ö u T = v ich N / 2 das wir wollten. Es kann gezeigt werden, dass das, was wir tatsächlich bekommen haben, dem gewünschten Spannungsteiler entspricht ( v Ö u T = v ich N / 2 ), in Reihe mit dem Thévenin-Äquivalent des Spannungsteilers (das R1||R2 ist), in die Last:

schematisch

Simulieren Sie diese Schaltung

Hier sehen wir, dass dies nur ein weiterer Spannungsteiler ist, aber ohne Last. Sehen Sie, wir erhalten das gleiche Ergebnis:

v Ö u T = v ich N 2 250 Ω 250 Ω + 500 Ω = v ich N 2 1 3 = v ich N 6

Daher die Faustregel für Spannungsteiler:

Um den Fehler aufgrund der Last vernachlässigbar zu machen, machen Sie den Thévenin-Ersatzwiderstand des Spannungsteilers mindestens 10-mal kleiner als die Last.

Wenn diese Regel befolgt wird, ist der Strom in der Last mindestens zehnmal kleiner als der Strom im Spannungsteiler, sodass der eingeführte Fehler vernachlässigbar ist.

Ihr Transistorbeispiel ist jetzt dasselbe, aber der Strom in RE wird um den Faktor kleiner gemacht H F E . RL ist also äquivalent zu R E H F E . Ansonsten folgen wir einfach der obigen Faustregel über Spannungsteiler.

Sie können R1 nicht ignorieren, da der gesamte Strom durch R2 oder in die Basis auch durch R1 fließen muss. Wenn Sie entweder RE oder R2 kleiner machen, muss mehr Strom durch R1 fließen, daher muss an R1 mehr Spannung anliegen, was Ihren Spannungsteiler durcheinander bringen könnte, wenn die Änderung groß genug ist. Der Trick besteht darin, die Stromänderung aufgrund von Schwankungen von RE im Vergleich zu dem bereits durch R1 fließenden Strom unbedeutend zu machen.

Sie könnten R2 parallel zu Ihrem effektiven RL als Last für R1 anzeigen und Ihren Spannungsteiler darauf basierend berechnen, jedoch aufgrund der zu erwartenden großen Schwankungen H F E , RL könnte in der Praxis stark variieren. Daher möchten Sie die Schaltung so entwerfen, dass sie gegenüber solchen Schwankungen sehr unempfindlich ist.

R2 ist nicht effektiv parallel zu RE. Sie ist insoweit von der hFE des Transistors entkoppelt.

Sichere Änderungen des Stromflusses im Emitter sind eine direkte Folge des Stromflusses in der Basis. Die beschriebene Idee besteht jedoch darin, die Basiswiderstände in der Größe eine Größenordnung kleiner zu machen als das effektive RE, das zur Basis zurückreflektiert wird.

Anders gesagt, der Strom, der durch R1 und R2 fließt, möchte um eine Größenordnung größer sein als der erwartete Basisstrom. Dies geschieht, damit sich der Basisvorspannungspunkt nicht zu stark verschiebt.

Aufgabe des Emitterwiderstandes Re ist es, eine stromgesteuerte Spannungsrückkopplung zu ermöglichen. Dies funktioniert jedoch nur, wenn die Gleichspannung auf der "anderen Seite" des BE-Pfads konstant gehalten wird (unabhängig von Temperaturänderungen, Toleranzen und anderen Unsicherheiten).

Das bedeutet, dass ein "steifes" Basispotential erwünscht ist. Dies würde einen sehr niederohmigen Spannungsteiler erfordern. Aufgrund von Stromverbrauchsaspekten und um eine akzeptable Eingangsimpedanz (nicht zu niedrig) zu gewährleisten, kommen wir jedoch zu einem Kompromiss, der zu der erwähnten "Faustregel" führt: Strom durch die Widerstände ungefähr 10-mal so hoch wie der Basisstrom.

Es ist einfach*, die Bias-Gleichung für diese Schaltung mit KVL wie folgt zu schreiben:

ICH C = v B B v B E R 1 | | R 2 β + R E a v B B v B E R 1 | | R 2 β + R E

Wo

v B B = v C C R 2 R 1 + R 2

Für die Bias-Stabilität möchten wir, dass der Term ganz rechts im Nenner der Bias-Gleichung relativ zum Term ganz links, der davon abhängt, groß ist β .

Mit anderen Worten, wir wollen

R E 10 R 1 | | R 2 β

oder umstellen,

R 1 | | R 2 β R E 10

was der Anforderung in Schritt 3 entspricht.


Indem man die Bias-Gleichung auf diese Weise schreibt, kann man (ungefähr) die Verbesserung der Bias-Stabilität gegenüber Änderungen im Transistor quantifizieren β .

Für R E = 0 , ergibt sich die Bias-Gleichung

ICH C = β v B B v B E R 1 | | R 2

Daher

ICH C β = v B B v B E R 1 | | R 2

Nun lass

R E = X R 1 | | R 2 β

und das finden

ICH C β = v B B v B E R 1 | | R 2 1 1 + 2 X + X 2

Also zum Beispiel verdoppeln β Doppel ICH C für die R E = 0 Fall aber z X = 10 , ICH C erhöht sich nur um den Faktor 2 121 , etwa 1,7 %

Wenn wir, sagen wir, nicht mehr als 1 % mehr Umsatz wollen ICH C für eine Verdoppelung von β , lösen wir die Gleichung

1 + 2 X + X 2 = 200

was nachgibt

X 13.2


*Die mit der Basis verbundene Thevenin-Ersatzschaltung lautet:

v B B = v T H = v C C R 2 R 1 + R 2

R B B = R T H = R 1 | | R 2

Mit dieser Ersatzschaltung ist KVL um die Basis-Emitter-Schleife:

v B B = ICH B R B B + v B E + ICH E R E = ICH C β R B B + v B E + ICH C a R E

Begriffe sammeln und lösen ICH C Erträge

ICH C = v B B v B E R B B β + R E a

@A.Centauri: Wenn Vbb das Potential der Basis gegenüber Masse ist, haben wir meiner Meinung nach einfach Vbb = Vbe + Ie * Re. Außerdem verstehe ich nicht, warum hier das thevenische Äquivalent ins Spiel kommt, weil wir von einer Gleichspannungsteilung am Basisknoten sprechen und nicht von einem Quellwiderstand. Liege ich falsch?
@LvW, v B = v B B ICH B R B B ist die Basisspannung, nicht v B B . v B B ist die Thevenin-Spannung der mit der Basis verbundenen Schaltung und somit die Spannung an der Basis, wenn der Basisstrom Null ist. Siehe die Anmerkungen zur BJT-Gleichungsgleichung von Marshall Leach: users.ece.gatech.edu/mleach/ece3050/notes/bjt/bjtbias.pdf
@A. Centauri, OK - ich verstehe. Das Problem war, dass ich in deinem Beitrag die Bedeutung von VBB nicht kannte.
@LvW, ich habe diesen Abschnitt geklärt.
@A.Centauri - nur zu Ihrer Information: Mit "meinem" Designansatz, der I (R2)> 10 * IB erfordert, gelangen wir zu einer ähnlichen Designregel: R2 < β ⋅ [RE / 10 + VBE / (10 * IC)] .