Terminierung für Backplane

Ich entwickle auf einem kleinen modularen Computersystem mit dem Z80 nur zum Spaß. Die Backplane ist eine Prototyp-Leiterplatte mit fünf parallel verdrahteten DIN41612-Anschlüssen, die vom ersten bis zum letzten etwa 15 cm lang sind. (Diese hier: http://www.busboard.com/BB3U )

Die von mir erstellte CPU-Karte besteht aus Logik- und CMOS-Komponenten der 74HCT-Serie (für SRAM, Flash, Z80, UART usw.), die alle mit 5 V betrieben werden. Welche Terminierung auf der Backplane wäre für ein solches System ideal?

Das schnellste Signal auf dem Bus ist ein 20-MHz-Systemtakt, alles andere liegt im 5-MHz-Bereich. Die Signale sind meistens unidirektional, einige wenige bidirektional für den Datenbus und dann einige Open-Drain-Signale für Reset- und Interrupt-Eingaben an die CPU-Karte.

Ich habe über den VME-Bus gelesen, der Thevenin-Terminierung verwendete, und es erforderte starke Treiber (74F-Serie, um 24 mA zu senken / zu liefern) über eine sehr lange Backplane, so dass dies hier unangemessen erscheint. Aber ich bin mir nicht sicher, was sonst noch angemessen ist.

Was ist Ihre konkrete Frage?
Hängt von Ihrem Wellenwiderstand von Ihren Treibern und den Spuren auf der Backplane ab. Wahrscheinlich um die 50 Ohm, wenn Ihre Treiber dies unterstützen können.
Es klingt ein bisschen wie S100, aber schneller.
@Jasen: Danke, ich hatte noch nie von S100 gehört und es kommt dem sehr nahe, wonach ich suche.

Antworten (1)

Übertragungsleitungseffekte erzeugen falsche Übergänge vom Klingeln, wenn die Rückflussdämpfung oder Impedanzfehlanpassung aufgrund von Zeitverzögerungen auftritt, die größer als die Anstiegszeit sind.

Im Allgemeinen ist die 74HCT-Logik mit 50 pF und einer Spannung von 4 mA für eine bestimmte Spannung wie 0,4 Vmax mit einer Eingangsschwelle von 2 TTL-Diodenabfällen oder 1,4 ~ 1,5 V bewertet und kann eine Anstiegszeit von 15 ns bei 50 pF über alle Temperaturen haben, aber der beste Fall kann sein Schneller.

Unter Verwendung der Impedanz der Backplane-Spuren gegen Masse können Sie die Kapazität der Spuren berechnen und auch die Zeitverzögerung berechnen und entscheiden, was schlimmer ist.

  • 1) Hochohmige Streifenleitung mit geringerer Kapazität, aber höherer Induktivität und hoher Fehlanpassung?
  • 2) Niedrige Impedanz (50 ~ 100 Ohm) mit hoher Kapazität bei 2/3c-Geschwindigkeit mit angepassten Anschlüssen.

Verwenden Sie einen Streckenkapazitäts-, Impedanz- und Prop-Delay-Rechner und verwenden Sie eine 74HCTxx-Treiberimpedanz von 50 bis 100 Ohm mit einer RC-Anstiegszeit, um abzuschätzen, ob die Anstiegszeit > Zeitverzögerung ist.

Wenn Sie einen Abschluss benötigen, wird dies immer noch zu einem Kompromiss, aber es wird wahrscheinlich ein R-Paar-Netzwerkwiderstand DIP oder SIP oder SOIC sein, der mit einer gewissen Impedanz auf 1,5 V vorgespannt ist, es sei denn, Sie wählen 74ACxx oder eine andere Familie.

Da Ihre Backplane kantenempfindlich ist, z. B. zu Zählern und Latches, sollten Sie die Rauschmarge in den Takttreibern berechnen.

Ich vermute, die Anstiegszeit ist zu langsam, aber sie geben keine Best-Case-Spezifikationen an.