Was bedeutet die Kennzeichnung der Geschwindigkeitsklasse auf Xilinx-FPGAs?

Laut Xilinx FPGA-Produktdatenblättern stehen die Zahlen in der 5. Zeile als 4C oder 5I für Geschwindigkeitsgrad und Temperatur. Ich habe einen XC3S400 mit 4C -Geschwindigkeitsgrad (4 = Standardgeschwindigkeit, 5 = Höchstleistung).

Ich möchte wissen, was genau die Standard-Geschwindigkeitsklasse bedeutet? Kann ich es auf eine bestimmte Bandbreite beziehen? Angenommen, ich möchte einen Hochgeschwindigkeitszähler erstellen und die maximal mögliche Geschwindigkeit verwenden, die von einem Kristalloszillator in GCKx-Pins getrieben wird. Kann ich diese 4C -Markierung als Leitfaden für die Auswahl des Quarzoszillators verwenden?

Geben Sie hier die Bildbeschreibung ein

Antworten (3)

Die Geschwindigkeitsklasse hat meistens mit der angegebenen Transistorschaltgeschwindigkeit zu tun. Sie können die Definition der Geschwindigkeitsstufen -MIN, -4 und -5 in Anhang 312 ab Seite 125 nachlesen.

Dies bestimmt, wie schnell Sie interne getaktete Schaltungen ausführen können. Es hat keinen Einfluss auf die Wahl Ihres Quarzoszillators, da Sie einen PLL-Multiplikator verwenden, um den tatsächlichen Systemtakt aus einer realistischen Quarzfrequenz zu erzeugen.

Die Antwort des Benutzers 36129 ist ziemlich genau, aber in vielen Fällen, insbesondere bei den kostengünstigen FPGAs, werden die Geräte mit der hohen Leistung aus jeder Charge herausgenommen, nachdem sie sich als schneller als der in der Spezifikation definierte "Standard" erwiesen haben des Geräts. Verschiedene Unternehmen haben unterschiedliche Möglichkeiten, dies zu tun, aber ich glaube, Xilinx testet jedes einzelne Gerät nach der Produktion und sortiert sie dann basierend auf der Leistung, die sie während des Tests zeigen. Andere Unternehmen führen Probentests auf jedem Wafer durch und wenn sich alle Proben als schnell erwiesen haben, markieren sie alle diese Geräte in dieser Charge für hohe Leistung.

Nachtrag zu dieser Antwort: Diese Art, Teile auszuwählen und unterschiedliche „Grad“ -Markierungen darauf anzubringen, obwohl es sich um genau das gleiche Siliziumdesign handelt, wird als „Binning“ bezeichnet.
Diese Tests sind auch ein großer Teil der Gründe, warum FPGAs so teuer sind – jedes Bit in jedem Block-RAM, jeder LUT, jeder Konfiguration jedes Transceivers, jedem IOB und jedem Routing-Matrix-Switch wird getestet, um sicherzustellen, dass das gesamte FPGA die Anforderungen erfüllt spez. Dieses Testen kostet Zeit für jedes FPGA, und Zeit ist Geld, sodass dies Teil des Chippreises wird.

Früher korrelierten Geschwindigkeitsgrade mit einem messbaren Element (IIRC war die Verzögerung durch eine Nachschlagetabelle, sodass ein -1-Teil eine Verzögerung von 1 ns hatte).

Das begann aus zwei Gründen dämlich zu werden:

  • LUTs wurden schneller als 1 ns
  • Das Routing begann, eine viel größere Rolle in der Leistung zu spielen.
  • Das ist nicht der einzige Leistungsparameter, der Sie interessiert, besonders wenn Block-RAMs, Multiplikatoren und DSP-Elemente usw. ins Spiel kommen.

Also haben sich die Hersteller entschieden, einfach ein willkürlicheres Schema zu wählen, bei dem jede Zahl einen Satz von Timing-Parametern darstellt (die Sie im Datenblatt sehen können) und größere Zahlen schneller (und teurer) sind :)

Hier ist ein Xilinx-Post der Geschwindigkeitsgrade: forums.xilinx.com/t5/CPLDs-Archived/Speed-Grade/mp/3057/…
Was bedeutet die Kennzeichnung der Geschwindigkeitsklasse auf Xilinx-FPGAs?
AntwortenHierDatenschutz-Bestimmungen1y, 0v