Diese Gigabit-Ethernet-NIC hat ein Schachbrettmuster aus Kupfer, das auf die Platine geätzt ist:
Jedes Quadrat ist elektrisch isoliert. Was bringt es, diese hinzuzufügen? Ich vermute, dass die Platine aus Kostengründen nicht mit einer Kupferebene gefüllt ist, aber warum lässt man sie dann nicht leer?
Das nennt man Kupferdiebstahl. Es hilft, die Kupfermenge auf den äußeren Schichten auszugleichen, was den Ätzprozess erleichtert. Grundsätzlich hilft es ihnen, ein Über- oder Unterätzen der Platine zu vermeiden.
Normalerweise habe ich eine Notiz in meinen Board-Dateien, die ich an das Fab-Haus schicke, wie: Fab kann Kupferdiebstahl nach eigenem Ermessen hinzufügen, solange es mindestens 100 Millionen von jedem wichtigen Feature entfernt ist. Was im Grunde bedeutet, dass Sie alles haben, was Sie wollen, aber nicht in die Nähe meiner Signale kommen.
Warum dann nicht einfach die äußeren Lagen mit Kupferguß auffüllen? Es kostet nichts, das Ätzen einer Leiterplatte ist kein additiver Prozess. Sie beginnen mit einem vollen Kupferblech und brennen es weg. Wenn Kupfer überall in der Nähe meiner Signale gegossen wird !!! Das würde überall zu Impedanzsprüngen führen.
Je nachdem, wie es geroutet ist, möchten Sie Ihr Board nicht aus dem Gleichgewicht bringen, z. B. wenn viel Kupfer auf die Unterseite, aber wenig auf die Oberseite gegossen wird. Das wird Sie dazu bringen, dass Ihr Board Cup und Curl hat, wenn es durch den Ofen geht.
Das Hinzufügen von Dummy-Kupferpads zu den Freiflächen auf den äußeren Lagen einer Leiterplatte, um eine gleichmäßige Verteilung des Kupfers über die gesamte Oberfläche zu erreichen. Der Zweck besteht darin sicherzustellen, dass die Plattierungsströme über die gesamte Oberfläche gleichmäßig sind, wenn Kupfer auf die PCB-Oberfläche und in die Löcher plattiert wird. Dies trägt dazu bei, eine gleichmäßige Plattierungsdicke über die Oberfläche und in den Löchern sicherzustellen.
– Ritchey, L. (2003), Right the First Time Vol.1 [S.252]
[...] Ein häufiges Problem beim Musterplattierungsprozess ist die fehlende gleichmäßige Verteilung der zu beschichtenden Kupferflächen über die gesamte Plattenoberfläche, da die Komponentendichte über die Oberfläche variiert. Infolgedessen ist dort, wo wenige Merkmale zu plattieren sind, der Plattierungsstrom dicht und die Dicke des plattierten Kupfers viel größer als in Bereichen mit vielen Merkmalen, wie z. B. einem BGA-Muster oder einem Steckverbinder mit hoher Stiftzahl . Das Hauptproblem dabei sind Schwankungen in der fertigen Lochgröße – ein großes Problem, wenn Einpressverbinder Teil der Baugruppe sind. Um dieses Problem zu lösen, kann in Bereichen mit wenigen Merkmalen ein Muster aus Dummy-Pads hinzugefügt werden. Dies wird als Diebstahl bezeichnet, weil es den Galvanisierungsstrom von anderen Merkmalen in der Umgebung raubt. Das Ziel besteht darin, sicherzustellen, dass der Plattierungsstrom gleichmäßig über die Platte fließt, sodass das Kupfer mit einer gleichmäßigen Dicke plattiert wird. Abbildung 4.23 ist ein Beispiel für eine Leiterplatte mit zu den äußeren Schichten hinzugefügtem Thieving. Eine wichtige Sache, an die Sie sich erinnern sollten, wenn den äußeren Schichten einer Leiterplatte Diebstahl hinzugefügt wird, ist, wenn es Spuren mit kontrollierter Impedanz in der nächsten Schicht darunter, Schicht 2 oder n-1, gibt, darf Diebstahl nicht über diesen Spuren platziert werden oder Diebstahl muss berücksichtigt werden in den Trace Design Notes (dh notieren, wo Diebstahl möglich ist und wo nicht).
– Ritchey, L. (2006), Right the First Time Vol.2 [S.56]
Ian Cleland