Wie funktionieren die Zugriffstransistoren in einer SRAM-Zelle?

Geben Sie hier die Bildbeschreibung ein

Wie funktionieren beispielsweise M5 und M6 im obigen Bild wirklich? Wie können sie eingeschaltet werden, indem einfach WL bestätigt wird? würden die Transistoren nicht basierend auf der Gate-Source-Spannung ein- oder ausgeschaltet werden?

Ich verstehe nicht, wie es zum Beispiel möglich wäre, M6 einzuschalten, wenn in Q eine 1 gespeichert ist. In diesem Fall würde die Behauptung von WL nur die Gate-Source-Spannung auf 0 bringen, wie kann das zum Drehen ausreichen es an?

Da ich mit der einzigen Antwort nicht zufrieden bin, zumal sie sich bezüglich des Vorladens zu widersprechen scheint, erweitere ich sie ein wenig:

Die übliche Erklärung des Betriebs der SRAM-Zelle beruht darauf, dass beide Zugriffstransistoren eingeschaltet sind. Hier (Seite 17)Sie können ein Beispiel finden. Ich verstehe also nicht, wie die Zugriffstransistoren beide eingeschaltet werden könnten, wenn sich die Source auf der Seite der Bitleitungen befände (weil Sie BEIDE Bitleitungen während eines Lesevorgangs auf HIGH bringen) oder selbst wenn die Source auf der Seite wäre Seite der Inverter (weil dann nur ein Zugriffstransistor während einer Schreiboperation eingeschaltet würde, derselbe, der während einer Leseoperation eingeschaltet würde (weil jetzt das einzige, worauf es ankommt, um die Zugriffstransistoren einzuschalten, Q und -Q sind : Denken Sie daran, dass sich die Quelle auf der Seite der Wechselrichter befindet)). Wenn sowohl Lesen als auch Schreiben dieselben Transistoren einschalten, vorausgesetzt, der Inhalt der Zelle ist gleich, was ist dann der Unterschied zwischen Lesen und Schreiben? Ich glaube nicht, dass es nur der Leseverstärker ist. Ich möchte, dass jemand diese Zweifel ausräumt.

Antworten (2)

Beim Lesen eines SRAM-Bits können beide Spaltenleitungen hoch getrieben (vorgeladen) werden, bevor die Zeilenleitung hoch angehoben wird; einer von ihnen wird dann niedrig gezogen, während der andere dies nicht tut und im vorgeladenen Zustand bleibt.

Um ein SRAM-Bit zu schreiben, sollte einer der Spaltendrähte auf Low gezogen werden, während der andere entweder vorgeladen oder auf High gezogen wird. Das Einschalten des Zugriffstransistors wird auf der Seite, deren Spalte hochgezogen wird, nicht viel bewirken, aber der Zugriffstransistor auf der anderen Seite wird den High-Side-PFET in der Speicherzelle überwältigen; Dadurch wird wiederum der High-Side-PFET auf der anderen Seite eingeschaltet.

Wenn Sie sagen "einer von ihnen wird dann niedrig gezogen, während der andere nicht und im vorgeladenen Zustand bleibt", gehen Sie davon aus, dass die Quelle der Zugriffstransistoren mit den Wechselrichtern verbunden ist? denn sonst sehe ich nicht, wie es niedrig gezogen werden könnte, da sich der Transistor nicht einmal einschalten würde. In Bezug auf den Schreibvorgang und wenn man bedenkt, dass die Quelle mit den Invertern verbunden sein muss, wie könnte man dann möglicherweise den Transistor einschalten, der sich auf der Seite der Zelle befindet, die eine 1 speichert? Was ist, wenn diese Bitleitung diejenige ist, die die 0 enthält, mit der die Zelle geschrieben werden kann?
Hier ist eine Quelle, die, wie Sie sagten, besagt, dass "hohe Bitleitungen Wechselrichter beim Lesen nicht überlasten dürfen", "aber niedrige Bitleitungen müssen neuen Wert in die Zelle schreiben". Mein Problem ist, dass ich nicht sehe, wie Sie sicherstellen können, dass der Low-Bitline-Zugriffstransistor eingeschaltet ist, da Sie, wie bereits gesagt, für den Lesevorgang erforderlich sind, dass sich die Source-Anschlüsse auf der Seite der Inverter befinden.
@Ant: Der Aufbau eines Leistungs-MOSFET unterscheidet sich grundlegend von dem der monolithischen auf einem IC. In einem Leistungs-MOSFET ist das Substrat der Drain und die Basis ist mit der Source verbunden; Folglich sind Source und Drain unterschiedlich. Bei einem monolithischen MOSFET ist die Basis das Substrat, das sowohl von Source als auch von Drain getrennt ist. Während es möglich ist, einen monolithischen MOSFET asymmetrisch aufzubauen, um den Stromfluss in die eine oder andere Richtung zu begünstigen, sind Source und Drain in vielen Fällen identisch.
@Ant: Ein monolithischer N-Kanal-MOSFET leitet, wenn entweder Source oder Drain mindestens ~ 0,7 Volt negativer als das Gate sind, und leitet besser (bis zu einer Grenze), je höher die Spannung ist. Wenn das Gate auf VDD liegt und eines der Enden auf VSS liegt, leitet es gut, es sei denn/bis beide Enden auf VSS liegen.
Das wollte ich wissen, danke. Wissen Sie, wo ich mehr über die Grundlagen von Mosfets (oder sogar BJTS) lesen könnte? Am liebsten ein gutes Buch. Danke noch einmal.
@Ant: Ich habe keine Referenz zur Hand, aber monolithische MOSFETs sind ziemlich einfach, wenn Sie alles zwischen den Stromversorgungsschienen halten (die mit den Substraten von N-Kanal- und P-Kanal-MOSFETS verbunden sind). In diesem Fall leiten sie gut, wenn sich das Gate ausreichend in geeigneter Richtung entweder von Source oder Drain unterscheidet, und zunehmend schlechter, wenn sich weder Source noch Drain stark vom Gate unterscheiden. NMOS-Geräte hatten keine PFETs in sich, und so ihre Ausgangsstufen ...
... konnte nicht sehr gut hochziehen; Je näher die Ausgangsspannung der positiven Versorgung kam, desto weniger effektiv würden die High-Side-MOSFETs einschalten.

Die Bitleitung ist die Quelle. Um eine Null zu schreiben, wird die Bitleitung niedrig getrieben und M6 wird eingeschaltet. M6 ist so ausgelegt, dass es M4 gerade ausreichend übersteuert. Die Rückmeldung des Latches vervollständigt den Latch-Vorgang. M5 arbeitet in ähnlicher Weise, um den Eins-Zustand zu schreiben.

Was ist mit der Vorladung der Bitleitungen beim Lesen? wie würde es dann funktionieren? Und was ist mit dem Schreiben einer 1?
Wenn die Bitleitungen vorgeladen sind, werden sie nicht angesteuert und sind nicht in der Lage, das Latch umzuschalten. Geladen wird einfach entleert, wenn die Schreibleitung eingeschaltet wird, durch die Seite des Latch, die die Null hat. Die vorherige Antwort gibt an, wie der Zustand "1" geschrieben wird.
Danke, demnach braucht man beide Bitleitungen. Ich dachte, es wäre möglich, eine SRAM-Zelle mit nur einer Bitleitung herzustellen. Außerdem dachte ich, dass das Vorladen beide Bitleitungen auf eine logische 1 gebracht hat. Wie können Sie dann die Zugriffstransistoren einschalten? Ich verstehe nicht, wie die Seite des Riegels in diesem Fall eine Rolle spielen würde.
Wie funktionieren die Zugriffstransistoren in einer SRAM-Zelle?
AntwortenHierDatenschutz-Bestimmungen1y, 0v