Wie ist es möglich, dass die Rückübertragungskapazität dieses FET so niedrig ist?

Ein FET hat eine parasitäre Kapazität, die als Kondensator zwischen jedem seiner Anschlüsse (Gate, Drain und Source) modelliert werden kann, die ich als C gd , C gs und C ds bezeichne, wie im Bild unten gezeigt.

Geben Sie hier die Bildbeschreibung ein

FET-Hersteller listen andere Kapazitäten in ihren Datenblättern auf, die als Eingangskapazität C iss , Ausgangskapazität C oss und Rückwärtsübertragungs-(oder Miller-)Kapazität C rss bezeichnet werden . Soweit ich weiß, werden diese Kapazitäten wie folgt gemessen:

  • C iss wird durch Kurzschließen von Drain und Source gemessen, also sind es wirklich die parallelen Kapazitäten C gd und C gs , daher: C iss = C gd + C gs

  • C oss wird durch Kurzschließen von Gate und Source gemessen, daher ist es C oss = C gd + C ds

  • C rss wird zwischen Gate und Drain gemessen (ohne irgendetwas kurzzuschließen), daher ist es C gd plus die Reihenkapazität von C gs und C ds : C rss = C gd + 1 / (1/C gs + 1/C ds )

Wenn ich mir jedoch das Datenblatt eines AO3162 ansehe , fällt mir etwas Merkwürdiges auf: Dieses Gerät hat typische Werte von C iss = 4,2 pF, C oss = 0,45 pF und C rss = 0,05 pF.

C gd muss sehr klein sein, also approximiere ich C gs = C iss und C ds = C oss . Allerdings ist deren Reihenkapazität mit 0,41 pF viel größer als der gemessene Wert für C rss . Wie ist das möglich?

Was für ein sehr nützliches Fet +1, es ist so gut wie ein Ventil.

Antworten (2)

C R S S wird nicht gemessen, indem ein Kapazitätsmesser zwischen Gate und Drain gesetzt und die Source offen gelassen wird.

Aus dem Rampenverhalten, das maßgeblich von der Miller-Kapazität gesteuert wird, wird auf den zum Aufladen benötigten Gate-Strom geschlossen C R S S Kondensator, wenn die Spannung am Drain ansteigt.

Dies entspricht einer Kapazitätsmessung mit drei Anschlüssen zwischen Gate und Drain mit einem Guard-Anschluss an der Source. Dies ist in der Lage, alle drei Kondensatoren in diesem Diagramm unabhängig voneinander zu messen, selbst für die sehr unterschiedlichen angezeigten Werte.

Beachten Sie in der Tat den Text "DYNAMISCHE PARAMETER" über der Tabelle, die Crss auflistet, und auch die Bedingungen: "VGS=0V, VDS=25V". Wo VDS = 25 V für eine breite Drain-Verarmungsschicht sorgt, was zu einer kleinen Kapazität zum Gate führt. Cgd kann stark variieren , je nachdem, wie das NMOS verwendet wird (Vorspannungsbedingungen).
OK ich verstehe. Ist es dann überhaupt möglich, aus den gegebenen Ciss, Coss und Crss die Einzelwerte Cgd, Cgs und Cds zu berechnen? Wenn dies nicht der Fall ist, wie modelliere ich dann diese Kapazitäten, um eine Schaltung zu analysieren?

Ein Teil der Antwort kann aus dem Rds(on) abgeleitet werden, der 500 Ohm (max.) beträgt, das Zehntausendfache des Rds(on) eines typischen Schalt-MOSFET (z. B. 0,05 Ohm).

Hochleistungs-Schalt-MOSFETs werden im Allgemeinen als Tausende parallel geschalteter kleinerer MOSFETs implementiert, was sie für VLSI-Fertigungsprozesse zugänglich macht, aber für höhere Spannungen optimiert ist.

Die einzelnen EIN-Widerstände jedes FET summieren sich parallel, um die absurd kleinen Werte (Milliohm) zu ergeben, die Sie für das gesamte Gerät sehen.

Leider summieren sich auch die parasitären Kapazitätswerte parallel, weshalb die pF-Werte, die Sie für einen einzelnen MOSFET erwarten würden, auf die nF-Werte anwachsen, die Sie für das gesamte Gerät sehen.

So. Wenn wir das Crss auch um 10000 skalieren, würden wir 500 pf (typ) oder 700 pf (max) sehen, was näher an den Werten liegt, die Sie für ein skaliertes 50-mOhm-Gerät erwarten würden.

Daher ist meine Hypothese, dass dieses Gerät ein einzelner FET oder ein kleines Array (2,4 oder so) ist, das für das Schalten mit niedrigem Strom optimiert ist, bei dem einige hundert Ohm Rds (ein) keine Rolle spielen. Die Fotos wären interessant...

Dies ist jedoch keine vollständige Erklärung, da das (auf 10000 skaliert) Crss nicht ganz im typischen nF-Bereich liegt.

Aber beachten Sie, dass die Durchbruchspannung mit 700 V ungewöhnlich hoch ist? Das impliziert ungewöhnlich dicke dielektrische Schichten, um die Feldstärke (in Volt/Meter) zwischen Drain und allem anderen auf normalen Grenzen zu halten.

Und eine Erhöhung der dielektrischen Dicke in jedem Kondensator verringert die Kapazität.

Zwischen diesen Effekten (Skalierung und Abstimmung auf Hochspannung) können wir meiner Meinung nach die ungewöhnlich niedrige Kapazität erklären.

Ich verstehe was sie meinen. Wenn ich also nach einem MOSFET mit außergewöhnlich niedrigem Crss suche, ist es dann eine gute Idee, nach einem Gerät mit hohem Rds (on) und hoher Durchbruchspannung zu suchen?
Ich denke, da findest du einen guten Zusammenhang. Ein anderer Ansatz wäre, Rds(on) mit Crss für einige FETs zu multiplizieren, um eine Gütezahl zu erhalten: Sehen Sie, wie dies mit Vds(max) korreliert. Sie finden vielleicht eine Gerätefamilie, die die Kurve durchbricht ... aber ich bezweifle, dass sie sie um einiges brechen wird. Was bezwecken Sie nun mit der Suche nach kleinen Crss? Es kann architektonische Antworten geben, wie Tetrodenventile (oder „Dual-Gate-MOSFETs“, die in HF-Verstärkern der 1980er Jahre zu sehen waren) oder Kaskodenkonfigurationen oder sogar Möglichkeiten, die Miller-Kapazität aufzuheben (wie „Neutrodyne“ -Schaltungen der 1920er Jahre).
Ich folge dem Leitfaden von Philipp Hobbs beim Bau eines Fotodioden-Frontends . Die Bandbreite und das SNR der Schaltung können erheblich verbessert werden, indem vor dem Transimpedanzverstärker ein Transistor in Basisschaltung eingefügt wird, der die Kapazität der Fotodiode vom Eingang des Verstärkers isoliert. Der ganze Zweck geht jedoch verloren, wenn der Transistor dem invertierenden Eingang mehr Kapazität zur Erde (über Cgd) hinzufügt, als er zum Isolieren verwendet hat ...
OK, wenn Sie an einem invertierenden Eingang arbeiten, gibt es keine Miller-Multiplikation der Sperrkapazität, sodass eine Kaskode vom Bandbreitenpunkt nichts ausgibt.
Siehe antena.fe.uni-lj.si/literatura/VajeVT/Tetroda/pdf/BF981.pdf
Nun, das ist ein Dual-Gate-Mosfet, und wenn ich es richtig verstehe, ist Crss die Kapazität zwischen Drain und dem ersten Gate. Was ist mit der Kapazität zwischen Drain und dem zweiten Gate?
Das Datenblatt listet dies als 1 pF auf - aber typischerweise ist g2 mit einer DC-Vorspannung verbunden, nicht mit dem Eingangssignal.
Ich dachte, Cig2-s ist eine Kappe zwischen dem 2. Gate und der Quelle, nicht eine Kappe zwischen dem 2. Gate und dem Drain? oder übersehe ich etwas? Richtig, aber bei einem Transistor in Basisschaltung würde ich beide Gates mit Masse verbinden, oder? Unabhängig davon, ob G2 mit Masse oder mit einer Gleichstromvorspannung verbunden ist, macht es für kleine Wechselstromsignale keinen Unterschied.
Wie ist es möglich, dass die Rückübertragungskapazität dieses FET so niedrig ist?
AntwortenHierDatenschutz-Bestimmungen1y, 0v