Wie stirbt der NAND-Flash bei Überhitzung?

Wenn ich einen NAND-Flash habe, der beispielsweise für 70 °C ausgelegt ist, was passiert dann mit diesem NAND-Flash, wenn ich ihn auf 80 °C oder 100 °C erhitze?

Ich denke an ein Szenario, in dem die bei 70 °C bewertete Probe tatsächlich bei 71 °C beginnt, Fehler zu produzieren, und ich betrachte keine Probe, die über 100 °C keine Probleme hat.

Meine aktuellen Annahmen sind, dass entweder die Logik beschädigt sein kann (wie in RAM und CPU) oder die tatsächlichen NAND-Bits häufiger kippen können?

Ich versuche im Grunde, eine Testmethode auf hohem Niveau zu finden, die unter Linux ausgeführt werden kann.

Danke!

Ein NAND-Gatter? Oder ein NAND-Flash?
Einfach gesagt, keine der im Datenblatt aufgeführten Zahlen kann garantiert werden. Fehler können von etwas so Subtilem wie einer Erhöhung des Vlow-Schwellenwerts bis zu einer sich nie ändernden Ausgabe reichen.
@IgnacioVazquez-Abrams NAND-Flash.

Antworten (2)

Ein paar Dinge, die mir einfallen.

  • Möglichkeit zum Löschen des Speichers (schlechte Datenspeicherung). Beim Flash-Speicher fungiert die im isolierenden Gate eines MOSFET gespeicherte Ladung als Speicherelement. Unter hoher Temperatur entweicht diese Ladung schneller. Aus ti-Papier : "Bei ausreichender thermischer Aktivierung könnten alle Bits ihre Ladung verlieren". Auch vom selben Papier, Toroxidschaden.
  • Eingefangene Ladungen, die aufgrund der hohen Temperatur in das Oxid injiziert werden, bauen sich auf. Im Laufe der Zeit summiert sich dies und erzeugt einen Spannungsoffset am Gate (wodurch der FET undichter wird). Dies könnte eine Situation schaffen, in der der FET dauerhaft eingeschaltet ist (es sei denn, das Gate wird ausreichend niedrig angesteuert), wenn sich genügend Ladung aufbaut.
  • Generell kürzere Lebensdauer. Wärme bewirkt, dass sich viele Prozesse exponentiell beschleunigen: ( Arrhenius-Gesetz ). Die Wärmeausdehnung kann ein Ablösen von Metalldurchkontaktierungen von ihren jeweiligen Schichten oder eine Menge anderer Probleme verursachen.
  • Möglicher Komplettausfall durch thermisches Durchgehen (nicht behebbar).
  • Insgesamt höhere Leckage. Mehr Kraft verbrannt. Von pdf über Leckage im 65-nm-Prozess: Leckage bei 0 ° C ist ~ 10-mal weniger als 40 ° C, was ~ 10-mal weniger als 100 ° C ist.
  • Die Schaltung wird aufgrund von mehr Kollisionen freier Träger langsamer laufen als erwartet.

Sie werden nichts sehen, da sie vom Frontend verdeckt werden. Wenn Sie Bitfehler erhalten, springen Sie einfach zu einer neuen Seite. Sie werden nur feststellen, dass das Gerät kleiner und schneller wird.

Wenn Sie sie sehen könnten, sind die Fehler, die Sie höchstwahrscheinlich sehen werden, weiche Fehler aufgrund von Rauschen, aber es ist anders als Sie denken. Wenn die Temperatur ansteigt, dehnt sich die Zustandsdichte aus und die Schwellenwerte verschieben sich aufgrund der Drain-seitigen Ladungsteilung, die die effektive Kanallänge verkürzt. Dies verursacht Probleme in getakteten Systemen, die Lesefehler verursachen, aber das liegt nicht an den FLASH-Transistoren, sondern an den Ladungsverstärkern.

Es gibt zwei weitere Szenarien, die für schwerwiegende Fehler in den Sinn kommen.

1) Sie erhalten mehr Ladung, die während der Injektion im Oxid "stecken bleibt", aufgrund dieser erhöhten Energieniveaus, die die Ladung im Allgemeinen nicht einfangen würden. Meine Antwort zur Simulation von Floating Gates enthält ein Banddiagramm für diese Injektion, und stellen Sie sich vor, dass ein Elektron in der Barriere gefangen wird. (Ein Hinweis, dies ist das Verhalten, das dazu führt, dass Dinge nach Millionen von Schreibvorgängen fehlschlagen. Eine Erhöhung der Temperatur beschleunigt den Prozess nur.)

2) Die zusätzliche Energie aufgrund von Wärme bewirkt, dass ein Loch genügend Energie erhält, um durch das Oxid zu "springen". Dadurch entsteht ein buchstäblicher Krater im Oxid. Ich konnte dieses Verhalten im Labor erzeugen, aber ich hatte die Gate-Steuerung des eigentlichen Geräts und einer Temperaturkammer.

Ihr erster Absatz ist in vielen Situationen falsch. Wenn Sie der Entwickler der Flash-Übersetzungsschicht sind, sehen Sie alle Fehler und es ist Ihre Aufgabe, diese zu mappen. Selbst wenn Sie ein NAND mit integriertem ECC verwenden, ist der Benutzer für Wear Leveling und Bad Block Mapping verantwortlich. Die Aussage, die Sie gemacht haben, gilt nur für SD- und verwaltete NAND-Geräte oder wenn Sie mit Software über der Flash-Übersetzungsschicht arbeiten.
@rjp Gute Punkte, aber mit Linux oder etwas, wo Sie eine Abstraktionsschicht haben, gibt es keine Möglichkeit zu sehen, was im Gerät vor sich geht, also habe ich von dem Standpunkt aus geschrieben, was zu sehen ist.