Ich habe vor kurzem angefangen, Flip-Flops zu studieren, und ich stecke an diesem Punkt fest:
In einigen Video-Tutorials erklären die Leute das SR-Flip-Flop wie folgt:
Also verwenden sie NAND-Gatter und erzeugen eine Übergangstabelle wie diese:
| t | t+1
| S | R | Q
| 0 | 0 | INVALID
| 0 | 1 | 1
| 1 | 0 | 0
| 1 | 1 | ?
Einige andere Leute erklären jedoch das SR-Flip-Flop mit NOR-Gattern:
(Quelle: Startingelectronics.com )
die eine andere Übergangstabelle hat.
Ist beides richtig? Warum gibt es beides?
Beides sind SR-Verriegelungen.
Der SR-NOR-Latch hat die folgende Wahrheitstabelle:
----------
S R Q
----------
0 0 no change
0 1 0
1 0 1
1 1 not allowed
----------
SR NAND Latch ist eine invertierte Version von SR NOR Latch. Die Wahrheitstabelle davon ist:
----------
S R Q
----------
0 0 not allowed
0 1 1
1 0 0
1 1 no change
----------
Da ist dieses schöne kleine (und unvollständige) Regelwerk über digitale Schaltungen, genauer gesagt über die kleinen Kugeln:
Der zweite braucht eine kleine Erweiterung. Wenn Sie eine kleine Kugel am Ausgang eines UND-Gatters haben und es somit zu einem NAND-Gatter machen, können Sie die Kugel nehmen, sie verdoppeln, die neuen Kugeln in den Eingang stecken und das UND in ein ODER verwandeln. Ähnlich verhält es sich, wenn Sie mit einem ODER-Gatter beginnen (das mit seiner kleinen Kugel ein NOR-Gatter ist). Jemand nennt diese Regel die Gesetze von De Morgan, wenn Sie dies jemals einem Lehrer erklären müssen.
Zurück zu Ihrer Schaltung: Nehmen Sie die beiden kleinen Kugeln, überqueren Sie die NAND-Gatter (Teilen der Kugeln). Jetzt haben Sie zwei ODER-Gatter und vier Bälle. Denken Sie daran, dass ein Ball ein NICHT-Gatter darstellt:
Simulieren Sie diese Schaltung – Mit CircuitLab erstellter Schaltplan
Wie Sie nun sehen, werden R und S negiert, sobald sie in die Schaltung eintreten. Wir können NOT3 mit R vereinbaren und "vereinfachen" und diesen Eingang nR nennen, und ähnlich mit S und NOT2.
Lassen Sie uns nun NOT4 bis zur T-Kreuzung drücken: Was passiert dort? Nun, Sie können den AND-Ausgang negieren, und um den Downstream-Wert von nQ beizubehalten, sollten Sie dort auch ein not setzen.
Ein Diagramm sagt mehr als tausend Worte:
Simulieren Sie diese Schaltung
Jetzt können Sie Q und NOT1 vereinfachen und diesen Ausgang mit nQ bezeichnen, und nQ und NOT2 vereinfachen und diesen Ausgang mit Q bezeichnen. Kommt Ihnen die Schaltung jetzt bekannter vor? Ihre zweite Schaltung ist genauso, nur was Sie als Set und Reset bezeichnen, ändert sich.
Die eigentliche Frage ist: Warum habe ich mich mit der ganzen „kleinen Kugeln“-Geschichte beschäftigt? Sie hätten einfach die Wahrheitstabelle aufschreiben und "leicht" sehen können, was los war. Nun, ich denke, dass das Herumrutschen kleiner Bälle ziemlich viel hilft, einfache Probleme und sogar etwas kompliziertere zu lösen. Außerdem macht es Spaß .
Es ist möglich, ein einfaches SR-Flipflop mit NOR- oder NAND-Gattern aufzubauen. Es gibt keinen großen Unterschied in der Ausgabe. Der einzige geringfügige Unterschied ergibt sich aus den Eigenschaften eines NOR- oder eines NAND-Gatters.
Betrachten Sie ein SR-Flip-Flop mit NAND-Gattern: -
Die Wahrheitstabelle kann wie folgt angegeben werden:
Betrachten Sie nun ein SR-Flip-Flop mit NOR-Gattern: -
Die Wahrheitstabelle kann wie folgt angegeben werden:
Die Schaltung funktioniert ähnlich wie die obige NAND-Gatter-Schaltung, außer dass die Eingänge aktiv HIGH sind und der ungültige Zustand vorliegt, wenn beide Eingänge auf dem logischen Pegel „1“ sind. Es hängt nur davon ab, welches Sie bevorzugen, ansonsten funktionieren beide gleich.
NOR-Gatter werden verwendet, um aktiv hohe SR-Latches aufzubauen, und NAND-Gatter, um aktiv niedrige SR-Latches aufzubauen
Das obere Diagramm ist das RS-Flip-Flop, das in einem negativen Logiksystem Input Active Low ist, während das untere Diagramm das SR-Flip-Flop ist, das für ein positives Logiksystem ist. Für RS-Flip-Flop hat Reset hohe Priorität, für SR-Flip-Flop Set hat hohe Priorität.
Batman