Audio-Leistungsverstärker-Oszillogrammlücke

Ich versuche, diese Schaltung zu debuggen (Bild 2).

Das Problem ist, wenn das Eingangssignal nahe 2 V liegt, sieht das Ausgangsoszilogramm wie im Bild aus. 3 (mit Lücke). Was ist die Natur dieser Lücke? Sieht so aus, als würden einige der aktuellen Quellen einige Zeit nicht leiten.

Wie hoch wäre der Wert des C3-Kondensators (Bild 2)? Im ursprünglichen Schema (Bild 1) waren es 22pf, aber bei diesem Wert verzögert sich der Oszilloskopausgang zu stark (dh das Ausgangssignal druckt nicht mit Pausen unterschiedlicher Dauer).

Wie hoch muss R5 (Bild 2) sein?

Wenn ich den Kaskodenausgang wie im Originalschema (Bild 1) verwende, wie viele Dioden brauche ich (2 oder 4)?

Geben Sie hier die Bildbeschreibung ein Geben Sie hier die Bildbeschreibung ein Geben Sie hier die Bildbeschreibung ein

Ist das eine Simulation? Könnte dann ein Artefakt sein. Schauen Sie sich nach anderen Orten um, die zu dieser Zeit eine Anomalie aufweisen
Ja. Das Ding wird simuliert und ich kann das an vielen verschiedenen Stellen des Oszillogramms finden. Ich habe ein anderes Arbeitsverstärkerschema, bei dem ich die gleiche Eingangsspannung einstelle und den Ausgang mit Auf- und Ab-Clipping sehe, aber ohne diese Lücke
Sie weisen darauf hin, dass eine der Stromquellen möglicherweise nicht zur richtigen Zeit leitet. Haben Sie verschiedene Punkte in der Schaltung untersucht, um diese Hypothese zu testen?
Ja, aber die Stromwerte in den Sonden ändern sich schnell und ich sehe keine Nullstrommomente.
Können Sie die Sonden so auf das Oszilloskop legen, dass Sie genau sehen, was im Moment Ihrer Diskontinuität passiert?
Ich verstehe nicht ganz, wie man Sonden in Multisim mit dem Bereich überlagert. mache ich als nächstes. Aktualisieren Sie mein Schema mit 2 zusätzlichen Sonden des Ausgangs-Bjts (Q8, Q11) CE-Strom und fügen Sie der Q8-Sonde einen Trigger hinzu, der das Scope-Schreiben anhält, wenn der Strom durch CE von Q8 zu klein wird und dieser Moment in einem neuen Oszillogramm angezeigt wird.

Antworten (1)

Dies ist ein normales Verhalten, das dem realen Verhalten sehr nahe kommt. Was Sie hier sehen, ist das Ergebnis der Überlastung und des Zwingens einiger Transistoren aus dem aktiven Bereich in die Sättigung. Was passiert in dieser speziellen Verstärkertopologie bei positiver Überlastung:
1. Q1 geht aus, Q12 wird gesättigt, weil kein Strom mehr von Q1 fließt
2. Q6 ist aus, Q10 ist aus, Q11 ist aus
3. Stromquelle Q4, Q5 wird nicht mehr belastet, Q5 sättigt.

Es dauert einige Zeit, Q2 und Q5 von der Sättigung in den aktiven Bereich zu bringen.

C3 ist da, um Schwingungen zu stoppen. Simulationsverzögerungen weisen normalerweise auf Oszillationen hin, dies hat jedoch mit Ihrer Software und Ihren Transistormodellen zu tun. Versuchen Sie, ihn zu erhöhen oder mit Simulationsparametern zu spielen.

R5 mit 10.000 ist eine gute Schätzung. Es ist dazu da, Q4 zu beeinflussen.

Zwei Dioden in der oberen Endstufe, vier in der unteren.

Guter Tipp. Das Erhöhen von C3 auf 1000 pf verringert die Lücke, jedoch nur für einen Lastwiderstand von 4 oder 8 Ohm. Wenn ich eine 2-Ohm-Last verwende, kann diese Funktion erneut beobachtet werden. Wie viel R5-Strom zur Vorspannung von Q4 darf sein?
C3 wird in dieser Schaltung als Miller-Kondensator (Spannungsrückkopplungsverstärker) bezeichnet und soll die Phasenreserve erhöhen, um die Verstärkerstabilität zu verbessern. Es ist nicht dazu gedacht, das angezeigte Clipping-Artefakt zu reduzieren. Das Clipping-Artefakt hat mit der Verstärkertopologie zu tun und tritt nur auf, wenn der Verstärker überlastet ist. Um dies zu vermeiden, müssen Sie eine andere Topologie verwenden, das Signal kontrolliert begrenzen (dazu eine Schaltung hinzufügen) oder eine Überlastung ganz vermeiden.