CMOS-Gate- und Kopplungsrauschen von losen Drähten

Ich arbeite derzeit an dieser kleinen Schaltung, die, wie Sie sehen können, ein 3,3-V-1-Hz-PPS-Signal in einen 5-V-Impuls pegeln muss.

schematisch

Alles ist wunderbar, wenn ich den pegelverschobenen Impuls mit den CRO-Leitungen mit Erdungsfedern (statt Leitungen) direkt am CMOS-Gate messe.

Geben Sie hier die Bildbeschreibung ein

Dieses Design wird jedoch den Ausgangsimpuls von meiner Leiterplatte mit einigen losen Drähten zum Ziel transportieren (kein abgeschirmtes Kabel, das nicht beeinträchtigt wird).

schematisch

Simulieren Sie diese Schaltung – Mit CircuitLab erstellter Schaltplan

Und diese losen Drähte führen den folgenden Kopplungseffekt in mein Design ein.

Geben Sie hier die Bildbeschreibung ein

Woher ich das weiß? In meiner 3D-Elektronikversion habe ich meinen Signal-, Erdungs- und Vcc-Drähten (genau wie das Endprodukt sein wird) ein Bündel lose Drähte mit Reißverschluss hinzugefügt und das Signal am Ende der losen Drähte mit den perfekten CRO-Leitungen gemessen mit Quellgrund.

Willst du es dir schwerer machen? Ich kann den Eingangs- oder Ausgangsimpuls nicht stark filtern, da dieses Gerät für Zeitmessungs- und Korrekturzwecke mit einer Anstiegszeitbegrenzung von 300 ns verwendet wird, sodass wir die Anstiegszeit nicht verlangsamen möchten.

Wie kann ich verhindern, dass diese Kopplung auftritt, während lose Drähte verwendet werden, um das Signal zu übertragen?

Verwenden Sie eine x10-Sonde an Ihrem Oszilloskop.
Mein Problem ist kein Messproblem, wie ich sagte. Ich werde lose Drähte verwenden (die möglicherweise wie unvollkommene CRO-Leitungen wirken und im Design fixiert sind) und ich muss verhindern, dass diese Kopplung auftritt, selbst wenn ich das Signal nicht messe.
Sie haben mich bei dieser Frage verloren. Dachte, ich wäre dabei, aber ich denke nicht.
Kein Problem, ich habe die gleichen wichtigen Änderungen an der Frage vorgenommen, sodass keine Verwirrung aufkommen kann. Beifall
Mögliche Ursache 1 - Kopplung durch schlechte Versorgung - Entkopplungskappe anbauen. Mögliche Ursache 2 – langsame Eingangsanstiegszeit – Schmitt-Trigger zum Eingang hinzufügen. Die Zenerdiode ist ein schlechter Regler und verschwendet Strom. 3-Terminal-Regler sind billig genug, verwenden Sie einen.
Außerdem überschätzen Sie, was ein abgeschirmtes Kabel tut.

Antworten (1)

Ihr schreckliches Geräusch könnte ein stark unterdämpftes LC-Klingeln sein. Sie können das C nicht erhöhen, weil Sie eine schnelle Anstiegszeit einhalten müssen. Wenn Sie einen Widerstand in Ihren Schaltkreis einbauen, sollten Sie in der Lage sein, die Schwingungen zu dämpfen. Mehr Widerstand senkt das Q, also warum nicht anfangen mit 100 Ohm. Steigern Sie weiter, um zu sehen, wie sich Ihre Wellenform verbessert. Das Verdrehen aller losen Drähte hilft auch. Der Grund, warum das Koaxialkabel gut funktionierte, ist, dass das Kabel eine sehr sehr niedrige Induktivität hat. Tatsächlich war der effektive Ausgangswiderstand des Logikchips wahrscheinlich genug, um die Welle zu dämpfen. Der jetzt alte HCMOS hatte einen Ausgangswiderstand, der ziemlich gut bei 50 Ohm liegen würde. Neuere Logik mit Ausgangs-Mosfets mit niedrigerem Widerstand, die mehr Strom treiben können, würde sich über Kabelimpedanzen freuen, die niemand herstellt.

CMOS-Gate- und Kopplungsrauschen von losen Drähten
AntwortenHierDatenschutz-Bestimmungen1y, 0v