IC-Power-Pin-Anschluss für Störfestigkeit und Entkopplung

In anderen Q&A -Threads wurde viel darüber gesprochen, wie man Entkopplungskondensatoren an einen IC anschließt, was zu zwei völlig entgegengesetzten Ansätzen für das Problem führte:

  • (a) Platzieren Sie Entkopplungskondensatoren so nah wie möglich an den IC-Stromanschlüssen.
  • (b) Verbinden Sie die IC-Leistungspins so nah wie möglich mit den Leistungsebenen und platzieren Sie dann die Entkopplungskondensatoren so nah wie möglich, aber unter Berücksichtigung der Durchkontaktierungen.

Abbildung aus Complete PCB Design Using OrCad Capture and PCB Editor von Kraig Mitzner, die die Platzierung von Durchkontaktierungen und Entkopplungskondensatoren für einen der Stromanschlüsse zeigt; obwohl benachbarte Stromversorgungsstifte mit zwei parallelen Leiterbahnen entweder mit Durchkontaktierungen oder Entkopplungskondensatoren verbunden werden könnten, um Induktionsschleifen für Rückströme noch mehr zu reduzieren

Laut [ Kraig Mitzner ] ist Option (a) für analoge ICs vorzuziehen. Ich sehe die Logik dahinter, da die Induktivität der Durchkontaktierung und der Entkopplungskondensator einen LC-Tiefpassfilter bilden, der Rauschen von den Pins des ICs fernhält. Aber laut [ Todd H. Hubbing ] Option (a):

[...] klingt wie eine gute Idee, bis Sie einige realistische Zahlen anwenden und die Kompromisse bewerten. Im Allgemeinen ist jeder Ansatz, der mehr Induktivität hinzufügt (ohne mehr Verluste hinzuzufügen), eine schlechte Idee. Strom- und Erdungsstifte eines aktiven Geräts sollten im Allgemeinen direkt mit den Stromversorgungsebenen verbunden werden.

Was Option (b) betrifft, sagt [ Kraig Mitzner ] (der Autor der obigen Abbildung), dass sie für digitale Schaltungen vorzuziehen ist, aber er erklärt nicht, warum. Ich verstehe, dass in Option (b) die Induktionsschleifen so klein wie möglich gehalten werden; Trotzdem lassen sie Schaltgeräusche vom IC ziemlich leicht in die Leistungsebenen gelangen, was ich vermeiden möchte.

Sind diese Empfehlungen richtig? Auf welcher genauen Begründung beruhen sie?

BEARBEITEN: Beachten Sie , dass die Durchkontaktierung vom IC zum Kondensator führt und Durchkontaktierungen so kurz wie möglich gehalten werden. Sie sind in der Figur nur zu Illustrationszwecken als lange Spuren gezeigt.

Bei niedrigeren Frequenzen spielt es keine große Rolle, und bei hohen Frequenzen passieren seltsame Dinge. Ich würde jedoch Option A in allen allgemeinen Fällen aus einem einzigen Grund bevorzugen. Bei Option B geht der Strom in der Leiterbahn zwischen dem Via und dem Kondensator beim Schalten tatsächlich von nahe Null auf eine Spitze und muss am Ende eines Schaltvorgangs umkehren, um den Kondensator wieder aufzuladen.
Die andere hier nicht gezeigte Option besteht darin, die Stromversorgungsebene unter dem IC zu platzieren. Wo Layoutbeschränkungen dies zulassen, ermöglicht dies eine äquidistante Platzierung der Durchkontaktierung und des Kondensators zum Stromversorgungsstift.

Antworten (2)

Wenn Sie einige grundlegende Simulationen mit übertriebenen Werten ausführen, ist es offensichtlich, dass Sie am Ende zwischen Spitzenhöhe und Ringhöhe abwägen.

Geben Sie hier die Bildbeschreibung ein

Bei Schaltung A erhalten Sie weniger Spitzen am IC-Vcc-Pin und mehr Ring, und bei Schaltung B ist das Gegenteil der Fall.

Beachten Sie jedoch den Strom in der Spur zum Kondensator in Schaltung B, er kehrt sich um.

Die andere Option, die Sie nicht gezeigt haben, besteht darin, die Leistungsebene unter dem IC zu platzieren, damit die Leiterbahnlängen gleich sind. Dies gibt Ihnen das Beste aus beiden Welten, wie im dritten Diagramm gezeigt. Auch hier kehrt sich der Strom in der Kappenleitung um.

Aus diesen Diagrammen würde ich tatsächlich sagen, dass Schaltung A besser für digital ist, da Störkanten problematischer sind als Welligkeit, und Schaltung B besser für analog ist. Letztendlich ist C am besten. Aber bei Begriffen wie „besser“ kommt es auf die Meinung an.

Letztendlich müssen Sie jedoch in jedem Fall den Kondensator und die Durchkontaktierung so nahe am Pin halten, dass nur minimale Leiterbahnen zwischen ihnen vorhanden sind, um die Leiterbahninduktivität zu minimieren. Verwenden Sie beispielsweise eine enge Pad / Via-Kombination, wie in Peufeus Antwort angegeben.

Vielen Dank für Ihre Simulationen und Einblicke. Allerdings bin ich jetzt noch verwirrter als zuvor, ob (a) oder (b) besser für analog bzw. digital sind. Ihre Argumentation ist genau das Gegenteil von der von Kraig Mitzner. Außerdem wollte ich fragen, warum es so schlimm ist, dass sich der Strom umkehrt. Danke nochmal.
Sie haben mich dazu inspiriert, dieselbe Simulation auszuführen, aber die Spannung an der Leistungsebene zu beobachten (ich habe eine zusätzliche Induktivität zwischen der Durchkontaktierung und der Spannungsquelle in Ihrer Schaltung hinzugefügt und dort gemessen). Setup (a) hat eine gewisse Welligkeit, aber sie beträgt nur etwa 10 mV. Setup (b) hat eine ähnliche Welligkeit, aber ich bekomme eine riesige Spannungsspitze von etwa -0,7 V bei sehr hoher Frequenz. Du liegst absolut richtig. (a) ist viel besser für digital, da es das HF-Rauschen von der Stromverteilung fernhält. Auch (c) mit der geringsten Induktivität ist für den IC am besten geeignet, verhindert jedoch nicht, dass HF-Rauschen zur Leistungsverteilung gelangt.
Ich stimme Trevors Ergebnissen zu. Option (a) ist besser für digitale Schaltungen.
@Guill Option (c) ignorieren, zwei unabhängige Spuren, und nur (a) und (b) berücksichtigen: Trevors Ergebnis impliziert, dass Mitzner und Hubbing (Autoren, die in Q zitiert werden) dann falsch zu liegen scheinen, da (a) viel besser erscheint als (b); Sowohl intuitiv als auch in der Simulation. Ich glaube jedoch, dass dies und der Grund, warum sie beide (b) gegenüber (a) vorschlagen, viel mehr ist. Schließlich arbeitet einer von ihnen für Orcad ... Gibt es eine andere Quelle, zu der ich gehen kann?
@Trevor_G Ich habe Ihre Antwort akzeptiert, da sie gründlich begründet erscheint und die Simulationen sehr helfen. Ich bin immer noch etwas verwirrt darüber, warum das Endergebnis den anderen (für mich maßgeblichen) Autoren widerspricht. Auf jeden Fall werde ich Ihrem Beispiel folgen und mit Simulationen herumspielen, um zu sehen, was passiert :) Danke

Platzieren Sie für die niedrigste Induktivität das Via zur Masseebene an der Seite der Kappe und nicht am Ende einer dünnen Leiterbahn. Sie können zwei Vias setzen, eines auf jeder Seite, es ist noch besser.

Geben Sie hier die Bildbeschreibung ein

( Quelle lesen )

Betrachtet man nun die gezeigte Schaltung, befindet sich der IC in einem SOP- oder SSOP-Gehäuse, was bedeutet, dass mehr als 5 nH Bonddraht und Leadframe-Induktivität innerhalb des Gehäuses vorhanden sind. Ein zusätzliches nH an Spurinduktivität in der Stromleitung spielt keine Rolle. Wenn es sich um einen digitalen Chip handelt, wird mit den Footprints rechts im Bild eine optimale Ebenenentkopplung erreicht, und Sie können den Power-Pin des ICs mit dem Pad der Kappe verbinden.

Wenn dies ein empfindlicher analoger Chip auf einer digitalen Ebene ist, ist es eine viel bessere Idee, einen Widerstand und / oder einen Ferrit vor der Kappe hinzuzufügen.

Stellen Sie sich dann Folgendes vor: (a) Ich verbinde das Via so nah wie möglich an der IC-Leitung und direkt daneben den Entkopplungskondensator; und dass ich in (b) genau dasselbe mache, aber umgekehrt. Jetzt sind die Spuren so kurz wie möglich, wie in Ihrer Abbildung gezeigt (minimale Induktivität). Welche Konfiguration ist nun besser, um die Leistungsebenen so weit wie möglich vom Schaltrauschen zu entkoppeln? Da komme ich richtig durcheinander. Danke dir :)
IC-Power-Pin-Anschluss für Störfestigkeit und Entkopplung
AntwortenHierDatenschutz-Bestimmungen1y, 0v