Ich habe gerade einen Computerarchitekturkurs begonnen, und die Folien einer Vorlesung sagen, dass der Grund, warum die Abfallzeit schneller ist als die Anstiegszeit, darin besteht, dass die NMOS-Elektronen eine größere Mobilität haben als PMOS, das Löcher hat. Weiß jemand wie man das in einfachen Worten erklärt?
Die Antwort liegt in der Trägermobilität von Silizium . Eine CMOS-Stufe hat eine P-Kanal-Vorrichtung von Vdd und eine N-Kanal-Vorrichtung zu Vss. Beachten Sie die viel höhere Mobilität von Elektronen gegenüber Löchern.
Die Anstiegszeit am Ausgang hängt hauptsächlich davon ab, wie schnell das P-Kanal-Gerät einschalten kann, und die Abfallzeit wird hauptsächlich davon bestimmt, wie schnell das N-Kanal-Gerät einschalten kann.
Die Majoritätsträger in P-Kanal-Vorrichtungen sind Löcher, und die Majoritätsträger in N-Kanal-Vorrichtungen sind Elektronen.
Da sich Elektronen im Leitungsband und Löcher im Valenzband (gleiche Verbindung) befinden, schalten N-Kanal-Geräte inhärent schneller als P-Kanal-Geräte, wenn gleiche physikalische Parameter gegeben sind.
In vielen neueren Logikfamilien werden die Längen-Breiten-Verhältnisse der Transistoren angepasst, um symmetrische Schaltzeiten zu erhalten.
Aus irgendeinem Grund ist es einfacher zu bekommen kleiner für N-MOS als für P-MOS-Transistoren.
Der N-MOS-Transistor ist dafür zuständig, den Ausgang niedrig zu setzen, dh die Leitungskapazität und die Gate-Kapazitäten der angeschlossenen Eingänge zu entladen, was schneller ist, wenn ist kleiner.
Quark
Quark