Was passiert, wenn Transistoren in CMOS vertauscht werden?

Ein einfacher CMOS-Inverter hat einen P-Transistor auf der Oberseite und einen N-Transistor auf der Unterseite. Was passiert, wenn wir die p- und n-Transistoren umkehren?

Sie werden zu CMON-Transistoren (Complementary Metal Oxide Neverconductor).

Antworten (3)

Nichts wird passieren. Keiner der Transistoren kann eingeschaltet werden.

Der N-Kanal-Anreicherungstransistor erfordert, dass sein Gate auf einer höheren Spannung liegt als die Source (oder Drain), was nicht passieren kann, wenn er an Vcc angeschlossen ist.

Ebenso benötigt der P-Kanal-Transistor eine negative Spannung an seinem Gate, was nicht passieren kann, wenn er mit Masse verbunden ist.

Wenn Sie sich bei mir bedanken möchten, stimmen Sie der Antwort zu und akzeptieren Sie sie. (Um ehrlich zu sein, empfehlen wir im Allgemeinen, mindestens 24 Stunden mit der Annahme zu warten, falls eine bessere Antwort kommt.)
Nein, sie sollten sich noch einschalten lassen. Aber das Problem ist in den beiden anderen Antworten sehr sichtbar. Der Puffer kann aufgrund der Schwellenspannung keine Rail-to-Rail-Ausgangspegel haben.

Unbelastete Ausgänge: 0,18-u-Prozess unter Verwendung von Thick Oxide (0,35-u-Transistoren). pro normal.

Simulation

Sie müssen eine Erklärung hinzufügen, was diese Diagramme darstellen. Kann ich mir denken, muss ich aber nicht.
@DaveTweed-Kontext ist ein Eingang, ein Inverterausgang und das umgedrehte NMOS und PMOS gemäß der ursprünglichen Frage.
Ist der Ausgang belastet oder schwebt er nur? Wie viel Strom fließt tatsächlich in den Transistoren? Welchen Simulator hast du verwendet?
@DaveTweed Was Sie sehen, ist ein Verhalten unter der Schwelle, das durch DIBL, GIDL und den Backgate-Effekt betont wird. Die Asymmetrie ist auf die Tatsache zurückzuführen, dass die Transistoren unterschiedlich bemessen sind (PMOS 2X) für den Betrieb im aktiven Modus, im Unterschwellenwert tendieren sie dazu, in W/L besser ausgeglichen zu sein. Simulator ist ein Produktionssimulator, der Gießereidecks verwendet. Die umgedrehte Version fällt unter die Klassifizierung einer translinearen Schaltung, sie wäre für die Verwendung in Niederspannungssituationen akzeptabel. Ich werde später andere Sims ausführen und eine 0.65-Rail-Version hinzufügen. Das wird interessant.
Ich werde nicht hinzufügen, wie ich oben sagte, da es zu weit von der ursprünglichen Absicht der Frage entfernt ist.
Könnte es hilfreich sein, für beide Wechselrichter das Ausgangsverhalten beim Ansteuern einer 1-mA-Stromquelle und einer 1-mA-Stromsenke aufzuzeichnen, um zu zeigen, dass die grüne Spur dem Eingang hinterherhinkt, nicht weil sie zeitlich verzögert ist, sondern weil die Der Ausgang wird bleiben wollen, wo er ist, es sei denn, die Eingangsspannung ist etwa ein Volt höher oder niedriger.

So was?

CMOS-Nonverter

Auf den ersten Blick sieht das so aus, als könnte es sich um einen CMOS-Puffer handeln: T1 = T2. Sie würden denken, dass der Kanal durch die Spannungsdifferenz zwischen dem Körper und dem Gate geöffnet oder geschlossen würde, unabhängig davon, was Drain und Source tun.

Ich habe das Ding mit einem CD4007UB gebaut . Sie erhalten ein Ausgangssignal in Phase. Aber es ist äh ... komisch. Mein Oszilloskop ist analog, daher habe ich keine gute Möglichkeit, Ihnen ein Bild zu geben, aber Vcc war 5 V, und ich habe ihm einen 5-V-pp-1-kHz-Rechteckwelleneingang gegeben. Die Ausgabe war eine Rechteckwelle in Phase mit scharfen Anstiegen, aber sehr langsamen Abfällen. Der niedrige Ausgang war bei 0 V, aber der hohe war nur etwa 2,5 V.

Ich bin ein Amateur-Elektroingenieur, kein Physiker, daher kann ich dieses ganze Verhalten nicht erklären, aber aus den Kommentaren anderer und dem, was ich aus meiner eigenen Forschung gelernt habe, habe ich eine ziemlich gute Vorstellung davon, was hier passiert. Schauen Sie sich dieses Diagramm des MOSFET-Betriebs von der Wikipedia-Seite zu MOSFETs an :

MOSFET-Betrieb

Wenn Sie in den unteren beiden Bildern sehen, geht der leitende Kanal in der Mitte nicht ganz durch. Einige Ladungsträger (Elektronen oder Löcher für N- bzw. P-Kanal-MOSFETs) können sich jedoch aus irgendeinem physikalischen Grund, den ich nicht vollständig verstehe, immer noch hinüberschleichen. Der Grund, warum es hier abgeschnürt ist, ist, dass die Breite der leitenden Schicht eine Funktion der Spannungsdifferenz zwischen dem Gate und dem ist, was sich in der Nähe befindet, und für den größten Teil des Gates ist das der Körper. Aber in der Nähe des abgeklemmten Endes befindet sich das Tor in der Nähe des Abflusses. Es sei denn, Sie können das Tor bekommen v T H über dem Abfluss können Sie den Kanal nicht ganz öffnen.

Normalerweise kann etwas Strom fließen, sobald Sie es in die Nähe gebracht haben. Sobald dies beginnt, steigt die Spannung über der mit dem Drain verbundenen Last und folglich muss die Spannung am Drain abnehmen. Dadurch wird der Kanal etwas weiter geöffnet, es fließt mehr Strom und so weiter, bis die Drain-Spannung auf ihrem Minimum ist, der Kanal so breit wie möglich ist und der Transistor vollständig eingeschaltet ist.

Das Problem ist, dass in dieser Schaltung das Gate nicht wesentlich höher als der Drain oder die Source werden kann. Obwohl sich in der Mitte ein leitender Kanal befindet, ist dieser an beiden Enden abgeschnürt, und was übrig bleibt, sind zwei PN-Dioden in entgegengesetzten Richtungen. Es kann kein Strom fließen.

Das ist meine Vermutung. Ich vermute Asymmetrien bei der Herstellung von N- und P-Kanal-Geräten, und die nicht ganz perfekte Kalibrierung meiner Testausrüstung erklärt, warum sie ein wenig asymmetrisch funktioniert.

Sie haben einen Punkt: Der leitende Kanal in einem N-Kanal-MOSFET wird gebildet, wenn die Gate-Substrat-Vorspannung die Verteilung der Elektronen im Verarmungsbereich, der sich unter dem Gate bildet, bis zu dem Punkt verändert, an dem sich einige von ihnen im Leitungsband befinden. Allerdings bin ich hier mit der Physik überfordert. Es kann nicht so funktionieren, wie Sie denken, sonst würden CMOS-Übertragungsgatter nicht sowohl N-Kanal- als auch P-Kanal-Geräte benötigen. nur ein N-Kanal-Gerät würde ausreichen. Aber ich weiß nicht, was der Grund ist.
@DaveTweed Ich denke, Sie brauchen trotzdem P- und N-Kanal-Geräte. Wie sonst würden Sie einen CMOS-Totempfahl bauen? Sie könnten RTL nur mit N-Kanal-MOSFETs machen, aber was wäre der Sinn davon?
OK, ich habe es in meinem College-Lehrbuch nachgeschlagen. Wenn Gate und Drain/Source auf demselben Potential liegen, wird der Kanal an diesem Ende "abgeklemmt". Im Normalbetrieb, wenn die Source mit dem Substrat verbunden ist, tritt diese Abschnürung nur am Drain-Ende auf, und die Drain-Spannung, bei der dies auftritt, markiert den Übergang vom linearen Modus zum gesättigten Modus. Liegt aber auch die Source an der Gate-Spannung, wird der Kanal an beiden Enden abgeschnürt und es kann kein Strom fließen, selbst wenn nahe der Gate-Mitte ein invertierter Kanal vorhanden ist.
@DaveTweed Es fällt mir schwer, mich ohne Bild zurechtzufinden, aber ich werde eine gute empirische Antwort auf die Frage bekommen, wenn ich es heute Abend baue.
@DaveTweed gebaut! Sie haben Recht ... es verhält sich nicht wirklich vorhersehbar. Aber es bringt was .
Ich hoffe, dass Sie beim Erstellen zwei separate Pakete verwendet haben, um einzeln auf ein NMOS und ein PMOS zuzugreifen, aber selbst dann ist die Schaltung nicht dieselbe. Bei den Bulks muss man genau hinschauen.
@rawbrawb nein, nur ein 4007, der drei CMOS-Inverter hat, aber eine separate Verbindung zu den Bulks hat. Ich dachte, das wäre ähnlich, wie es fabriziert würde, wenn man so etwas tun würde. Ist das falsch?
Der Name Abschnürspannung stammt aus alten Zeiten, als nur starke Inversion bekannt war und man annahm, dass die Inversionsschicht „abgeschnürt“ sei (ihre Ladung würde auf Null sinken). Tatsächlich wird nichts abgeschnürt, die Inversionsladung ist signifikant. Sie sehen eine Steigung in der Kanalform, um die Tatsache unterstützen zu können, dass es ein seitliches E-Feld von S -> D gibt.
Es könnte sein, ich kenne die Prozessdetails nicht, um sicher zu sein.
@rawbrawb Nun, sagen wir einfach, sowohl mein Experiment als auch Ihre Simulation stimmen darin überein, dass die Schaltung nicht viel Nützliches tut, und belassen Sie es dabei :)
Der Kommentar zum Pinch-Off stammt aus "Betrieb und Modellierung des CMOS-Transistors" von Yannis Tsividis
Ich bin anderer Meinung, nur weil es nicht mehr als Wechselrichter funktioniert, heißt das nicht, dass es nutzlos ist. Es bedeutet nur, dass es kein Wechselrichter mehr ist. Diese Schaltungsklasse wird in verschiedenen Teilen des IC-Designs verwendet, die Verwendung des Backgates ermöglicht einen ungewöhnlichen Betrieb und eine ungewöhnliche Funktionalität.
Was passiert, wenn Transistoren in CMOS vertauscht werden?
AntwortenHierDatenschutz-Bestimmungen1y, 0v