Das Ziel ist es, eine 47k-Last zu treiben, die mindestens 5mA Strom benötigt. Das Design ist wie abgebildet, wobei die FET-Werte mit ihrer Teilenummer übereinstimmen:
Eine LTSpice-Simulation (mit generischen pmos- und nmos-Geräten) zeigt, dass sich die Schaltung idealerweise wie folgt verhalten sollte, wenn V1 von 0 V auf 8 V geschaltet wird:
Derzeit bleibt die Spannung über dem Widerstand bei 300 V, selbst wenn der Eingang 0 V beträgt. Ich habe den PMOS ausgetauscht und er hält den Knoten auf 0 V, reagiert aber nicht auf einen 5-V-Eingang von V1.
Ich bin mir nicht sicher, welche Werte R1 und R2 haben sollten, ursprünglich waren sie beide 100 kOhm, oder ob etwas den Pmos beschädigt, das ich nicht berücksichtigt habe. Ich habe noch nie mit so hohen Spannungen gearbeitet und ursprünglich war diese Schaltung für 5V ausgelegt (mit R1=1k und R2=10k).
Ich bin mir nicht sicher, welche Werte R1 und R2 haben sollten
Der P-Kanal-FET hat eine maximale Gate-Source-Spannung von +/- 20 V, so dass er derzeit mit Widerstandswerten wie gezeigt 50 V erhält und stirbt. Vielleicht ist es sicherer, einen 12-V-Zener über R2 zu legen, um diese Spannung bei sich ändernden Werten von R1 zu begrenzen - aber senken Sie R1 nicht unter 100k. 100k benötigt ein 1W5 bewertetes Paket - 300 x 300 / 100k = 0,9W.
Ich wäre auch versucht, etwa 100 Ohm in Reihe mit dem P-Kanal-Drain zu schalten, um den Strom zu begrenzen, falls Sie den 47-k-Lastwiderstand in einiger Entfernung von diesem FET haben.
weicht ab
Andi aka