Ich habe meine integrierte Schaltung für ein RFID-Tag skizziert. Wie mache ich es zu einem echten physischen Produkt?

In Ihrer vorherigen Frage sind Sie mit der Verwendung der falschen Terminologie in Konflikt geraten. Was Sie als Chip beschreiben, ist technisch gesehen KEIN ASIC, sondern würde in die Domäne eines "vollständig benutzerdefinierten IC" fallen. Dies ist die Domäne von analogen Schaltungen, Sensoren, ADCs, DACs usw.

Einige der gleichen Tools und Techniken werden in Unterblöcken in Full Custom-Designs verwendet, aber was einem ASIC-Flow fehlt, sind Standardblöcke für Induktoren, Antennen, HF-Modulatoren usw. – und auch dies ist nicht so universell wie bei einigen Unternehmen einige dieser Zellen verfügbar.

Die Antwort ist also nicht so schwarz auf weiß. Das andere Problem ist, dass es an dieser Börse nur sehr wenige Chipdesigner gibt, sodass Sie "irgendwie richtige" Antworten erhalten. auf die Details kommt es jedoch an.

Lassen Sie uns über die Kosten der Gießerei sprechen:

Erstens gibt es MOSIS - ein Shuttle für viele Gießereien in Universitäten und Industrie.

2. Es gibt Shuttle-Fahrten bei einer bestimmten Gießerei

Die im anderen Beitrag angegebenen Kosten für Shuttle-Läufe stimmen ungefähr, man bekommt eine begrenzte Menge Chips günstig, das gilt für MOSIS und Shuttles im Allgemeinen. Es ist KEINE Fertigungslösung, da Sie diesen Maskensatz nicht erneut ausführen können. Mehr zum Prinzipbeweis. Die Ausbeute kann schrecklich sein, weil Sie nicht kontrollieren können, was andere Leute hinlegen, und das kann sich auf Ihr Design auswirken.

Drittens gibt es MLM bei einer bestimmten Gießerei - dies ist eine Mehrschichtmaske - was bedeutet, dass auf einer bestimmten Maske Retikel für mehrere Schichten vorhanden sind. - für die Herstellung in kleinem Maßstab gedacht und soll die Kosten für NRE (MASK-Kosten) reduzieren. Für 180 nm auf 200-mm-Wafern (der Grund, warum ich dies wähle, ist unten) kostet dies etwa 10.000 US-Dollar und etwa 2000 US-Dollar pro Wafer für mindestens 12 Wafer. Normalerweise würden Sie 20 oder mehr Wafer mit Splits betreiben. Also vielleicht 25.000 $.

Ich habe Designs (bisher 5) für Kunden erstellt, bei denen sie einmal ein MLM-Maskenset betrieben haben, und dann steht ihnen das 25-Wafer-Los zugute, um die Produktion für die nächsten 5 Jahre zu unterstützen. Foundry war damit cool.

4. gibt es Vollmasken-Set - für die Serienfertigung. NRE für Frakturen und Masken kostet ~ 40.000 - 60.000 $. Wafer kosten $1000 - $1100 für Losstarts mit geringem Volumen. Mit NRE und den Lospreisen kosten Sie die ersten Lose also rund 100.000 US-Dollar. Die Kosten können bis zu 600 $ betragen.

All dies setzt voraus, dass Sie die GDSII-Datenbanken betriebsbereit haben.

Das Layout und Design fertigzustellen, kostet Sie zusätzliche Kosten, hauptsächlich in Form von Arbeitskosten. Und Werkzeugkosten. - Als absolutes Minimum benötigen Sie 1) ein Schaltplan-Tool, 2) Spice-Tool (Sie erhalten die Spice-Decks von der Gießerei), 3) Layout-Tool, 4) LVS, DRC-Verifizierungstool.

Ich würde empfehlen, dass Sie branchenübliche LVS/DRC-Tools von Cadence oder Mentor verwenden. Diese sind teuer, aber es gibt viele Auftragnehmer, die mit diesen Tools für 3.000 USD -> 10.000 USD je nach Komplexität Chips für Sie abzeichnen können. Was besser ist, als das Tool für 300.000 $ pro Jahr zu mieten und lernen zu müssen, wie man es benutzt. Aber ein Doktorand kann sich vielleicht für dich einschleichen.

Wenn Sie viel Digital haben, sprechen Sie jetzt davon, dass diese Unterblöcke eher im klassischen ASIC-Fluss mit Verilog/VHDL und dann einer Synthese (unter Verwendung einer Bibliothek von der Gießerei) und dann einer Place & Route (P&R)-Software zu bekommen sind das Layout. Die Synthese- und P&R-Tools sind pro Jahr sogar noch teurer.

Warum habe ich mich für 180 nm - 200 mm entschieden? Nun, es gibt eine Reihe von Gießereien, die diese Prozesse ausführen. RF/ID läuft nicht so schnell - aber 180 nm können so schnell wie 1,5 GHz sein, was ein RFID-Chip problemlos handhabt. Und da diese Gießereien voll amortisiert sind, sind sie relativ kostengünstig. Ich kenne 4-5 verschiedene Gießereien, die einmalige Läufe und geringe Mengen ausführen.

Wenn Sie sich für Sub-65-nm- und 300-mm-Wafer entscheiden, fallen all diese Kosten weg.

Es kommt wirklich auf die Erfahrung an. WENN Sie es noch nie gemacht haben, dann ist die Lernkurve entmutigend und die Chance, einen Chip beim ersten Mal zum Laufen zu bringen, ist sehr gering.

In erfahrenen Händen kann die Designseite je nach Design, Komplexität und Erfahrung des Teams 20.000 bis 2 Millionen US-Dollar kosten.

Bei kleinen Chips können Sie die Anzahl der Chips pro Wafer abschätzen, indem Sie die Fläche des Wafers durch die Fläche des Chips dividieren. Verwenden Sie 180 mm (nicht 200 mm, da es eine 10-mm-Grenze um die Außenseite des Wafers herum gibt) als Waferdurchmesser. Erhöhen Sie auch die Größe um 100 u in der Breite und auch in der Höhe für die Ritzspuren. Wenn Sie also einen 1 mm x 1 mm großen Würfel haben, erhalten Sie Pi * 90 ^ 2 / 1,1 ^ 2 ~ = 21.000 Bruttowürfel.

Die Chipgröße kann abgeschätzt werden, indem online nach veröffentlichten Transistordichtezahlen gesucht wird.

( rawbrawb hat bereits eine hervorragende Antwort auf die Kosten gegeben , daher werde ich mich mehr auf einen Design-Flow konzentrieren )

Die Herstellung eines ICs ist ein viel komplexerer Prozess als die Herstellung eines anderen Produkts (z. B. einer Leiterplatte), es sind viel mehr Schritte erforderlich.

Soweit ich mich aus meinen IC-Design-Klassen erinnere, benötigen Sie wahrscheinlich ein vollständiges benutzerdefiniertes Design (bis auf die Transistorebene, anstatt auf der Ebene der Logikgatter zu entwerfen). Sie würden so etwas tun:

1. Verschaffen Sie sich ein tiefes Verständnis für analoges, digitales und HF-IC-Design. Digital wird normalerweise mit VHDL oder Verilog gearbeitet, aber für analog haben Sie keine große Wahl.

2. Lernen Sie den Design-Flow (Schaltplan, Layout, DRC, LVS) mit einfachen Schaltungen (Verstärker, Komparatoren, Logikgatter usw.) für Ihr gewähltes Tool (Cadence, Mentor, Synopsys usw.) - es gibt einige Open-Source-Tools dafür, aber ich weiß nicht, wie gut sie sind). Diese Tools sind ziemlich teuer, aber Ihre Universität (wenn Sie Student sind) hat wahrscheinlich Zugang zu ihnen, wenn sie ein Bildungsprogramm in Mikroelektronik hat.

3. Lesen Sie Artikel von Leuten, die ähnliche Dinge wie Sie gemacht haben, um ein Gefühl dafür zu bekommen, welche Technologien Sie verwenden sollten. Gehen Sie zu Konferenzen und sprechen Sie mit anderen Designern. Entscheiden Sie sich für eine Technologie und finden Sie heraus, wie viel sie kosten wird.

4. Holen Sie sich die Transistorparameter für diese Technologie (Sie benötigen diese für Ihre Schaltungssimulationen) und beginnen Sie mit dem Design. Bringen Sie Sachen in der Simulation zum Laufen.

5. Alles funktioniert? Gestalten Sie es, führen Sie DRC und LVS aus, um zu überprüfen, ob Ihr Design herstellbar ist und ob Ihr Layout mit dem Schaltplan übereinstimmt; Generieren Sie dann die Dateien für die Fertigung und übermitteln Sie sie an die Gießerei.

6. Entwerfen Sie eine Testbench für Ihre ICs, um zu beweisen, dass sie tatsächlich funktionieren.

Dies ist nur ein Beispiel; In der realen Welt ist die Reihe von Schritten ziemlich nichtlinear und iterativ.

Vielleicht möchten Sie einen Blick auf MOSIS werfen , da sie eine kostengünstigere Möglichkeit bieten, ICs herzustellen. Aber selbst dann ist die Beschaffung eines ICs (insbesondere eines HF-ICs) eine sehr komplexe Aufgabe, die viele Spezialisten erfordert.