Laufende JTAG-Kette über ausgelasteter Backplane

Wir sind damit beschäftigt, ein großes System mit etwa vier Leiterplatten zu entwerfen, die in eine Backplane gesteckt werden. Jede PCB könnte sowohl einen DSP als auch ein großes FPGA enthalten. Wir möchten 2 JTAG-Ketten durch das System laufen lassen, eine Kette für die DSPs und eine für die FPGAs.

Meine Sorge ist, dass viele hochfrequente Kommunikationen/Daten durch die Backplane laufen und dass dies unsere beiden JTAG-Ketten stören könnte. Die Backplane wird verwendet, um mehrere lvds-Datensignale bei etwa 500 MHz zu transportieren.

Ich möchte mit den JTAG-Ketten auf Nummer sicher gehen. Die Frage ist, ob es möglich ist, JTAG über einen differentiellen Standard zu betreiben, und wenn ja, auf welche Fallstricke zu achten ist.

Antworten (1)

Dies ist eine Crosstalk-Frage, wie ich es verstehe.

JTAG ist ein Single-Ended-Signalhub von typischerweise 3,3 V.

Dies kann mit Ihren Differenzsignalen (die höchstwahrscheinlich LVDS mit viel geringerem Spannungshub sind) koppeln und Logikfehler erzeugen.

Der umgekehrte Weg ist auch möglich (die Kopplung des LVDS-Signals mit dem unsymmetrischen JTAG-Signal). So wie ich es verstehe, ist es das, worüber Sie sich Sorgen machen.

Offensichtlich gibt es auch die LVDS-zu-LVDS-Kopplung.

Wenn Ihre Backplane ein Standardtyp ist, müssen Sie diese drei Nebensprechszenarien untersuchen und sehen, ob sie in Ordnung sind oder nicht, bevor Sie mit dem Entwerfen von etwas Komplexerem beginnen.

Wenn Sie die Backplane entwerfen, sollte es relativ einfach sein, dies so zu tun, dass Übersprechen kein Problem darstellt.

Ich vermute, Sie werden mehr Probleme mit der Störung des LVDS durch die JTAG-Leitung haben als umgekehrt, aber hören Sie nicht auf meine blinden Vermutungen. Lassen Sie die Zahlen sprechen.

Wir können die Simulation in SigXplorer wie folgt einrichten:

Geben Sie hier die Bildbeschreibung ein

Angetrieben wird der JTAG hier von einem IBIS-Modell des SPARTAN 6 FPGA, 3,3V, 24mA Ansteuerstärke, Fast. Dies ist wahrscheinlich eine etwas kräftigere Ausgabe als Ihr JTAG-Ausgangstreiber, aber gehen Sie besser auf Nummer sicher. Die andere Leitung ist eine passive Leitung, die hier von einem 3,3-V-LVDS-Ausgang von einem SPARTAN 6 im niedrigen Zustand angesteuert wird.

Die Simulation des Übersprechens zeigt dies für 5 verschiedene Spur-zu-Spur-Abstände (0,1 mm bis 0,5 mm):

Geben Sie hier die Bildbeschreibung ein

Sie können also 10 mV Übersprechen auswählen, indem Sie nur einen Abstand von 0,5 mm verwenden, und das ist für die LVDS-Leitungen sehr leise.

Versuchen wir es jetzt andersherum, wo der LVDS-Treiber aktiv ist und der JTAG ruhig niedrig ist.

Geben Sie hier die Bildbeschreibung ein

Wie Sie sehen können, koppelt das LVDS-Signal selbst mit dem engsten Abstand von 0,1 mm Spur zu Spur nur etwa 40 mV Signal auf die JTAG-Leitungen. Erhöhen Sie den Abstand ein wenig und Sie werden es nicht einmal sehen können.

Die Schlussfolgerungen sind:

  • Vielleicht sollten Sie sich mehr Gedanken darüber machen, dass die JTAG-Leitung die LVDS-
    Leitungen stört, als umgekehrt.
  • Wenn Sie die Backplane entwerfen, sollten Sie problemlos in der Lage sein, den
    Abstand so zu gestalten, dass nur sehr wenig Übersprechen zwischen JTAG und LVDS auftritt.

All dies wird mit einem IBIS-Simulator durchgeführt, und ich empfehle Ihnen dringend, einige Stunden damit zu verbringen, bevor Sie sich mit dem Layout befassen. Ihre Situation wird anders sein - Sie können also nicht einfach meine Simulationen verwenden, obwohl sie Ihnen eine Vorstellung geben sollten. Die Simulation vor dem Layout kann Ihnen später viel Zeit sparen.

Vollständige Offenlegung: Ich führe mit dieser Software Schulungen und Beratungen zur Signalintegrität durch, und der Softwareanbieter (Cadence) sponsert häufig die Verwendung der Software für diese Veranstaltungen, aber ansonsten bin ich nicht angeschlossen.

Danke für die sehr ausführliche Antwort! Wir designen die Backplane nicht selbst, haben aber zumindest einen gewissen Einfluss auf den Prozess. Ich werde auch die IBIS-Modelle untersuchen.
Wenn Sie die Backplane nicht entwerfen, sollten Sie herausfinden, wie die Spur-zu-Spur-Kopplung ist. Könnte als S-Parameter angegeben werden. Könnte einfach als Brettquerschnitt dargestellt werden. Verlassen Sie sich jedoch ohne diese Informationen nicht auf diese Rückwandplatine. Führen Sie dann die für die gegebene Backplane gezeigte Analyse durch.
@ user21976 IMHO Dies ist kein Ort, um die von Ihnen angebotenen Schulungen anzukündigen.
@JesúsCastañé er hat gerade seine Position in Bezug auf die Software offengelegt, die von den FAQ empfohlen wird und meiner Meinung nach völlig richtig ist.
@JesúsCastañé Ich stimme zu. Und werde diesen Abschnitt gerne entfernen. Ich hatte einfach das Gefühl, dass ich ein bisschen wie ein Cadence-Verkäufer klang. Übrigens: Waren Sie mit meiner Antwort auf Ihre Frage hier zufrieden: electronic.stackexchange.com/questions/68025/…
@clabacchio Ich dachte, es wäre nicht erlaubt, diese Art von Kommentaren, aber vielleicht habe ich mich geirrt. Sie sind Moderator.
@ user21976 Ich habe Ihre Antwort einschließlich eines Ihrer Kommentare bearbeitet.
Laufende JTAG-Kette über ausgelasteter Backplane
AntwortenHierDatenschutz-Bestimmungen1y, 0v