PCB-Layout-Optimierung bezüglich VCC und GND

Ich habe zwei Fragen bezüglich des Routings von Strom und Masse.

  1. Ist es in Bezug auf die Stromversorgung im Allgemeinen besser, Kupferebenen zu fluten und eine Durchkontaktierung pro Pin / Pad direkt mit der darunter liegenden Ebene zu verbinden, oder ist es besser, von einer Durchkontaktierung mit einer Sterntopologie abzuzweigen? Entschuldigen Sie das schlampige Layout, aber sehen Sie sich die folgenden Bilder an, in denen ich drei Bypass-Kondensatoren und eine einzelne Durchkontaktierung im unteren Bild habe, verglichen mit den einzelnen Durchkontaktierungen für jedes Pad, das mit einem Guss auf der oberen verbunden ist.

  2. Zweitens habe ich mir in Bezug auf Masse einige Platinenlayouts angesehen, die auf HF-Chips basieren und alle leeren Stellen mit GND-Güssen auf der oberen und unteren Schicht überflutet haben. Was ist der Zweck / Nutzen davon? Freie Grundstücke für möglichen Lärm zum Ankoppeln?

Ein Via pro

Stern-Layout

Ich interessiere mich auch für eine gute Antwort darauf. Ich kann Ihnen sagen, dass es für EMI besser ist, kleinere "Schleifen" -Abstände zu haben. Theoretisch würden also mehrere Pads für jede Bypass-Kappe kürzere Schleifen erzeugen, als nur eine Durchkontaktierung am unteren Ende der Spur, die sie speist.
Direkt zum Flugzeug. Das Flugzeug hat eine niedrigere Impedanz als jede Spur, sodass Sie möchten, dass der Strom so viel wie möglich von seiner Reise auf der und nicht auf einer Spur abschließt.
Außerdem sollten Sie Ihre zweite Frage in eine neue Frage verschieben.
@JYelton ja, das scheint die allgemeine Weisheit zu sein. Ich war einfach abgeschreckt von einigen professionellen Designs, die ich in letzter Zeit in PCB-Editoren inspiziert habe und die anscheinend dagegen sprechen. Ich denke, die Profis wissen, wann sie die Regeln brechen müssen :)
@jm567 Hast du Beispiele für solche Designs? Ich würde diese Ausnahmen auch gerne sehen (manchmal sind es auch nur ältere Designs mit niedrigerer Geschwindigkeit, die auf alten Designregeln basieren).

Antworten (3)

Meiner Meinung nach ist keines dieser 2 Layouts sauber.

  1. Erstellen Sie eine +5V_FUSE-Form/ein Polygon auf der obersten Ebene
  2. Verbinden Sie die Form mit einer (oder mehreren Durchkontaktierungen, wenn Sie mit einem Strom > 1A rechnen) auf der Nordseite des nördlichen Kondensators mit der L3 +5V_FUSE-Leiterbahn
  3. Verbinden Sie die +5V_FUSE-Form mit allen Kondensatoren und Pads, indem Sie sie entweder mit der Form "erfassen" oder Spuren vom Pad zur Form führen

Dies erzeugt eine saubere Stromverteilung zu Ihrem Chip, wobei die Kondensatoren als Tanks für Hochgeschwindigkeits-Stromtransienten mit wenig bis gar keinen parasitären Auswirkungen auf die Pads des Chips fungieren. Wenn die Durchkontaktierungen weiter vom Chip entfernt sind, wird in Ihrem Fall einfach ein kurzgeschlossener Strompfad erzeugt.

Ich werde Ihre zweite Frage mit einer anderen Frage beantworten. Haben Sie Lage(n) mit viel Kupfer und andere mit wenig Kupfer?

Wenn Sie dies tun, sollten Sie wissen, dass das Kupfergleichgewicht zwischen den Schichten bei Leiterplatten in der Massenproduktion sehr wichtig ist, um zu verhindern, dass sich die Leiterplatten während der Heiz-/Kühlphasen der Herstellung verziehen. Unausgeglichenes Kupfer erzeugt Ungleichheit in der Kupferausdehnung und -entspannung. Es wird empfohlen, eine Bodenform auf alle Schichten zu gießen, begleitet von vielen Bodendurchkontaktierungen.

Es hilft auch sehr bei der EMI-Reduzierung, wie andere bereits erwähnt haben. solange Sie auf Ihrer gesamten Platine genügend Massedurchkontaktierungen haben und keine isolierte Kupferinsel verpassen.

Danke für deine Einstellung dazu. Das Polygon auf L1 + über die Power Plane auf L3 ist aus Sicht der Stromverteilung definitiv sinnvoller, als jedem einzelnen Pad/Pin seinen eigenen zu geben. Wenn Sie jedoch eine Reihe unterschiedlicher passiver / aktiver Komponenten in einem Cluster haben, vermute ich, dass sie in diesem Fall ihre eigenen Durchkontaktierungen benötigen, die direkt mit der Stromversorgungsebene verbunden sind. Ich denke, es ist eine Frage des Wissens, wann welches Layout in diesem Fall angewendet werden soll.
Nicht unbedingt, priorisieren Sie die Verbindungen von den Pads des Chips zu den Entkopplungskappen und kümmern Sie sich dann darum, wie die Entkopplungskappen mit der Hauptversorgungsform / -spur verbunden sind.
  1. Die Sterntopologie verhindert die Bildung von Schleifen, die unerwünschte Signale aufnehmen.

Verwenden Sie große Durchkontaktierungen mit ausreichend Kupferring oder Tropfen, damit ein falsch ausgerichteter Durchkontaktierungsbohrer den Strompfad nicht zu sehr verringert

Wenn Sie Platz für mehrere große Durchkontaktierungen haben, ist es vorzuziehen, von jedem Punkt aus mit der Ebene zu nähen. Sie können auch mehrere Vias verwenden, um den kumulativen Via-Widerstand zu reduzieren

  1. Kupfer-GND-Ebenen bieten einen Strompfad mit niedriger Impedanz, reduzieren die Wirkung von GND-Schleifen und bieten eine EMV-Abschirmung.
Danke für deine Antwort, Ralf. Ich weiß, dass GND-Ebenen niedrige Z-Pfade für Strom bieten, aber meine Frage bezog sich auf das Füllen aller ungenutzten Bereiche auf Signalschichten mit Kupferguss. Zum Beispiel bin ich es gewohnt, GND nur auf Layer 2 von 4-Layer-Platinen zu sehen, aber manchmal sehe ich, dass einige Designs alles, was von Layer 1 und 4 übrig ist, mit GND füllen, nachdem sie mit dem Routing von Signalen fertig sind.
Designer der alten Schule ließen isolierte Kupferbereiche, damit die Herstellungschemikalien länger halten. Einige machen eine Kupferschraffur, damit die Herstellungschemikalien die gleiche Menge an gelöstem Kupfer enthalten, die SW erstellt die Schraffur möglicherweise automatisch, abhängig von einem anderen Layout. Einige lassen möglicherweise zusätzliche Kupfergüsse aus, damit die Ansicht im CAD nicht unübersichtlich wird, wenn sie der Meinung sind, dass ein Guss ausreicht. Oder es ist möglicherweise einfacher, GND-Pfade zu überprüfen, wenn Sie nur einen Guss haben.

Wenn Sie den Abstand zwischen der Stromversorgungsebene und der Grundebene steuern können, ist dies ideal.

Wenn Sie davon sprechen, ungenutzte Bereiche in Signalflugzeugen zu füllen, halte ich das für eine schlechte Idee. Ihr Board House wird dies wahrscheinlich empfehlen, aber es kann unbeabsichtigte Folgen haben. Sie können Signale sowohl in Z-Richtung als auch in x,y koppeln.

Das Auffüllen des leeren Raums mit Erde kann jedoch vor Signalen und Feldern in z-Richtung schützen.

"Wenn Sie davon sprechen, ungenutzte Bereiche in Signalflugzeugen zu füllen, halte ich das für eine schlechte Idee." Das ist einfach nicht wahr. Es wird empfohlen, dass alle Schichten die gleiche Kupferabdeckung haben, um zu verhindern, dass sich die Platine während der Erwärmungs-/Abkühlungsphasen der Herstellung verzieht, da unausgeglichenes Kupfer eine Ungleichheit in der Kupferausdehnung und -entspannung erzeugt. Es wird empfohlen, eine Bodenform auf alle Schichten zu gießen, begleitet von vielen Bodendurchkontaktierungen.
Wenn Sie die Kupferfüllung entsprechend mit GND oder Stromversorgungsebenen (normalerweise jedoch GND) verbinden, kann die Füllung als Pseudoebene für benachbarte Schichten fungieren. Es gibt einige PCB-Designs mit begrenzten Schichten, bei denen dies durchgeführt wurde, wodurch das Design bei EMI-Tests gerettet wurde, da das ursprüngliche Design nicht genügend dedizierte Ebenenschichten hatte.
PCB-Layout-Optimierung bezüglich VCC und GND
AntwortenHierDatenschutz-Bestimmungen1y, 0v