In den Quartus II-Einstellungen (unter TimeQuest Timing-Analyzer) habe ich das Report worst-case paths during compilationKontrollkästchen aktiviert.
Allerdings sehe ich im TimeQuest-Bericht keine Worst-Case-Pfade. Wie kann ich Timing-Worst-Case-Pfade in Quartus II Version 12.1 generieren? Gibt es eine Möglichkeit, den Worst-Case-Pfadbericht manuell zu generieren?
Das Ziel-FPGA ist ein Stratix V. Es scheint, dass, wenn das Ziel-FPGA ein Cyclone IV ist, alles gut funktioniert, aber nicht für den Stratix V.
Es ist nicht offensichtlich, wie die in QuartusII integrierten Berichte verwendet werden. Sie müssen auf der Seite beginnen Multicorner Timing Analysis Summaryund auf der rechten Seite nach unten schauen, um nach negativen Einrichtungs-, Halte-, Wiederherstellungs- oder Entfernungslücken zu suchen. Sobald Sie die fehlerhafte Uhr und die Art des Fehlers (Setup, Hold) gefunden haben, können Sie in anderen Abschnitten nach Details suchen. Als Richtlinie: Setup-/Wiederherstellungsfehler werden (normalerweise) im langsamen/heißen Modell gefunden, und Halte-/Entfernungsfehler werden beim Testen an der schnellen/kalten Ecke aufgedeckt.
Im Allgemeinen ignoriere ich die in Quartus integrierten Berichte und führe Timing-Analysen in der separaten TimeQuest Timing Analyzer GUI durch. TimeQuest Timing AnalyzerStarten Sie es von Quartus aus, indem Sie Timequest Timing Anaysisin der Quartus-Ansicht "Aufgabe" doppelklicken oder auf die Stoppuhr in der Symbolleiste drücken.
Es gibt viele Möglichkeiten, dieses Tool zu steuern. Eine Möglichkeit besteht darin, alle Designuhren durch Doppelklicken aufzulisten Reports -> Slack -> Report Setup Summary, dann mit der rechten Maustaste auf die gewünschte Uhr zu klicken und auszuwählen Report Timing.... Der Uhrenabschnitt ist vorausgefüllt und ignoriert die anderen Felder, also klicken Sie einfach auf die Schaltfläche "Zeit melden". Sie erhalten einen Bildschirm mit der Zusammenfassung der Pfade , der die kritischsten Slacks nach Pfad anzeigt. Von hier aus können Sie entweder zu Chip Planner für eine geroutete Ansicht oder zurück zu RTL/Technology Viewer gehen, um sich die Quelle anzusehen. Beachten Sie, dass je nach Berichtstyp das kritischste Modell ausgewählt wird.
Wenn Sie in dem Abschnitt Zählungen ungleich Null haben, Unconstrained Pathsbeschweren sich die Tools. Es dauert ein paar Stunden, um die Board-Signale durchzugehen und richtig einzuschränken, aber es lohnt sich, sie zu bereinigen.
Sie können auch diesen TCL-Befehl ausführen, um einen Bericht auszuspucken, anstatt die GUI zu verwenden (funktioniert auch auf Quartus Prime):
report_timing \
-setup \
-npaths 2000 \
-detail full_path \
-panel_name {Report Timing} \
-multi_corner \
-file "worst_case_paths.rpt"
Möglicherweise müssen Sie zuerst Folgendes ausführen:
create_timing_netlist -model slow
read_sdc
update_timing_netlist
FarhadA
Zufallsblau