Was kann ich gegen die Verwendung eines falschen P-FET-Gehäuses tun?

Ich habe gerade ein PCB bekommen, das ich von fabelhaft entworfen habe, und ich habe schnell festgestellt, dass ich einen Fehler im Design gemacht habe. Ich verwende einen P-Kanal-MOSFET, D2PAK, als High-Side-Schalter.

Seine Pinbelegung ist (1) Gate, (2) Drain, (3) Source, aber ich habe es so ausgelegt, als wäre es (1) Gate, (2) Source, (3) Drain. So wie es aussieht, leiten die vollständig bestückten Leiterplatten unabhängig davon, ob das Gate über die Body-Diode angesteuert wird oder nicht.

Was kann ich machen?

Ich sehe keine MOSFETs mit der von mir verwendeten Pinbelegung, daher sehe ich keine Möglichkeit, die Komponente auszutauschen, um das Problem zu beheben. Ich sehe auch keinen guten Weg, das Paket so neu auszurichten, dass es eine saubere Installation und ein verkaufsfähiges Produkt ergibt.

Irgendwelche Ideen?

Kleben Sie es auf den Kopf und löten Sie es mit Drähten.
Lektion fürs Leben! Kein Detail ist zu klein! Zu Testzwecken, um zu beweisen, dass keine anderen Fehler vorliegen, tun Sie, was Eugene sagt.
1. Prototypen sind nicht zum Verkauf bestimmt. 2. Sie prototypisieren, weil Menschen fehlbar sind. 3. Typische Mengen von Prototypen sind beispielsweise 2–4 Platinen (wenn die Platinen in Stückzahl 1 in die Ausrüstung gehen). 2-4 bestückte für den eigenen Gebrauch im Labor zu halten, auch wenn sie nicht schön sind, ist normal. Sie werden fast nie vom ersten Layout zum Markt gehen, es sei denn, es handelt sich nur um eine Überarbeitung oder eine einfache Änderung des vorherigen Designs, die keine neuen (nicht aus der Bibliothek stammenden) Teile hinzufügt.

Antworten (3)

Es ist bedauerlich, aber Sie müssen wahrscheinlich nur neue Leiterplatten herstellen lassen. Sie haben heute eine wichtige Lektion gelernt: Überprüfen Sie immer die Pinbelegung Ihres Pakets!

Zum Zwecke der Durchführung von Tests können Sie möglicherweise einfach die Leiterbahnen auf der Leiterplatte abschneiden und Drähte verwenden, um den FET mit dem zu verbinden, woran er angeschlossen werden sollte, oder ihn mit Drähten verbinden, während er von der Platine isoliert ist, aber beides tun diese in der Produktion ist eine schlechte Idee.

Der Grund, warum Sie keine FETs mit der gewünschten Pinbelegung finden können, ist ein praktischer: Aufgrund der Funktionsweise von VDMOSFETs (eine Kategorie, die fast alle derzeit hergestellten diskreten MOSFETs umfasst) befinden sich Source und Gate auf der Oberseite des Siliziumwafers und der Abfluss ist unten. Bei einem D²PAK (sowie vielen anderen gängigen Gehäusen) ist die Unterseite des Chips direkt an der Lasche des Leadframes befestigt, da dies (unter anderem) einen guten thermischen Kontakt zwischen dem Chip und dem Gehäuse (und jedem Kühlkörper des Gehäuses) bietet beigefügt). Pin 2 (die Lasche) eines FET in einem D²PAK-Gehäuse ist also fast immer der Drain.

Schließen Sie einfach den FET an. Sie können das Teil debuggen (auf den Kopf stellen) und entweder die Stifte biegen (sehr vorsichtig, da sie leicht zu brechen sind) oder einen großen Draht an die Stifte anschließen. (Es gibt einige Versammlungshäuser, die dies auch für Sie tun könnten, wenn Sie klare Anweisungen erstellen). Das Gate führt fast keinen Strom, sodass Sie dafür einen kleineren Draht verwenden können (halten Sie den Draht kurz, da er Induktivität hinzufügt, wenn dies eine Schaltanwendung ist).

Wenn das Teil nicht viel Leistung verbrauchen muss, können Sie möglicherweise ein ähnliches Teil in einem anderen Gehäuse (wie einem TO220) erhalten, wo es möglicherweise einfacher ist, Stifte zu biegen und zu löten.

Es ist interessant, dass jede Gruppe von Menschen eine andere Farbe für Patchkabel hat. Wir nennen sie grüne Drähte, aber sie sind eigentlich leuchtend orange zur Inspektion

Erwägen Sie, eine kleine Tochterplatine zu entwerfen, auf der Sie Ihr PMOS platzieren könnten.

Dies fügt einen Produktionsschritt hinzu, kann aber etwas automatisiert werden, da das PMOS während eines normalen Laufs auf die bestückten Daugherboards gelötet werden kann.

Dann müssten Sie die Tochterplatinen trennen und mit einer Art Stecker auf die Hauptplatinen stecken. Das ist besser, als mit Drähten herumzuspielen, was viel mehr Verarbeitung erfordert.

Wenn Sie wenig Platz haben, können Sie einige der Komponenten in der Nähe des PMOS vom Mainboard auf das Daughterboard übertragen.

Eventuell kann das Daughterboard mit Kronen an den Platinenrändern aufgebaut und dann (so) zu einem späteren Zeitpunkt automatisierbar auf das Mainboard gelötet werden.

Natürlich sollten Sie eine Kosten-Nutzen-Analyse durchführen, um zu sehen, ob dies bequemer ist, oder die alten Platinen verschrotten und das PCB-Layout der ursprünglichen Platine korrigieren.

Ich bin nicht einverstanden. Tochterplatinen funktionieren für solche Anwendungen, wenn das System von Anfang an dafür ausgelegt wurde. Andernfalls sind sie ein Schmerz und töten Leistung und Zuverlässigkeit. Der Ärger durch Ausschuss und Feldausfälle kann schnell alle Einsparungen durch das Wegwerfen einer kleinen Leiterplatte in den Schatten stellen. Das einzige, was mir einfällt, das gut funktionieren würde, wäre ein dünnes kastelliertes Substrat mit einem darauf montierten kleineren Teil (z. B. ein Power-BGA oder ein ähnliches bleifreies Gehäuse anstelle eines bedrahteten). Etwas Aufwand für ein Jellybean-Teil ... Und ohne eine thermomechanische Finite-Elemente-Analyse würde ich dem sowieso nicht vertrauen.
@Kubahasn'tforgottenMonica Es hängt von der Wirtschaft ab. Wenn Sie 10.000 Platinen mit Unterhaltungselektronik und genügend Platz um das PMOS herum haben, erhalten Sie möglicherweise eine billigere Lösung, die nicht so unzuverlässig ist. Ofc. es wäre nicht so robust wie ein neues Board gegen Vibrationen. Es gibt jedoch Steckverbinder für Platinen, die für vibrationsanfällige Umgebungen geeignet sind, wie z. B. Einpresssteckverbinder, die auch für Automobilanwendungen verwendet werden. Aber der Punkt ist hauptsächlich wirtschaftlich. Wenn der OP kein Kostenproblem hätte, hätte er schon die ganze Menge Bretter verschrottet.
@Kubahasn'tforgottenMonica Außerdem ist Zuverlässigkeit immer relativ zur Anwendung und zur geplanten Lebensdauer des Produkts. Und die Arbeitskosten für die Implementierung anderer Lösungen können viel höher sein, je nachdem, wo die Platine montiert oder überarbeitet wird.
@Kubahasn'tforgottenMonica Übrigens, Sie scheinen aus der Perspektive hochzuverlässiger Produkte in kleiner Auflage zu sprechen, z. B. Steuerplatinen für kritische Anwendungen, medizinische Instrumente, Messinstrumente oder Automobile. Bei kostengünstiger Unterhaltungselektronik mit hohem Volumen bezweifle ich, dass irgendjemand eine FEM-Analyse der Platine durchführt (es sei denn, dies ist heute sehr billig geworden; ich gebe zu, dass ich in diesem Bereich nicht auf dem neuesten Stand bin). Wir wissen nichts über die OP-Anwendung, daher kann jede mögliche Lösung ein guter Kandidat für die Lösung des OP-Problems sein.
Was kann ich gegen die Verwendung eines falschen P-FET-Gehäuses tun?
AntwortenHierDatenschutz-Bestimmungen1y, 0v