Wie entwickelt sich die Spannungsdifferenz, wenn der MOSFET mit Stromquelle vorgespannt wird?

Ich habe eine Schaltung in LTSPICE, die wie gewünscht funktioniert, aber ich konnte die Funktionsweise nicht verstehen. Grundsätzlich habe ich eine unten gezeigte NMOS-Schaltung (Abb. a):

Geben Sie hier die Bildbeschreibung ein

Hier sind einige Werte, die ich zuvor für diesen speziellen Transistor berechnet habe: (Durch DC-Sweep von Vgs bei Sättigungsbedingung (Uds> Ugs-Ut)):

  • Wenn Vgs = 0,8 V, Id = 63 uA
  • Wenn Vgs = 1 V, Id = 104 uA
  • Wenn Vgs = 1,2 V, Id = 151 uA

Wenn ich nun eine Stromvorspannung durchführen wollte, stelle ich den Strom (Stromvorspannung) ein und erhalte die entsprechenden Ugs im selben Transistor und würde diese Ugs dann zum Vorspannen (Spannungsvorspannung) an einen nahe gelegenen Transistor verteilen. Ich bin mir nicht sicher, ob dies mit dem Konzept der aktuellen Spiegel zusammenhängt.

Das Konzept, das ich nicht verstehen kann, lautet : "Wie entwickelt der Transistor die Ugs bei gegebenem Strom?" Genauer gesagt, in dem gegebenen Schema, wie wird die Vgs (= 0,8 V) automatisch mit dem gegebenen Strom von 63 uA entwickelt) - Dies scheint offensichtlich, wenn ich den berechneten Wert bei 0,8 V mit 63 uA verknüpfe, aber ich bin nicht in der Lage um zu verstehen, wie diese Spannung vom MOSFET entwickelt wird.

Ist es so, wenn wir einen bestimmten Strom an den Transistor senden, baut der Transistor dann einen Widerstand (gleich Vgs/Id) auf und erzeugt diese Spannung am Gate?

Im MOSFET im Sättigungsbereich sieht die interne Kanalstruktur also so aus: (Abb. b)Geben Sie hier die Bildbeschreibung ein

In der obigen Schaltung ist Vgd = 0. Also, wie in diesem Beitrag, Warum MOSFET Pinchoff auftritt , gibt es keine Beschränkung des Stromflusses, obwohl der Kanal nicht am Gate-Drain-Punkt gebildet wird. Wird die Spannung also aufgrund der Form des Kanals entwickelt (mehr an Source und weniger an Drain)?

Nun sollte der KVL sein, Gesamtspannung, Vt=Vgd+vgs. Da Vgd = 0, Vgs = Vt-(Schwellenspannung)?. Insgesamt sehe ich also, dass der MOSFET wie ein Widerstand wirkt (dessen Wert sich je nach getriebenem Strom ändert) oder wie ein Medium, das Strom auf bestimmte Weise zulässt (Steigung im p-Substrat in Abb. (b) ), das ein Gate-Source-Potential mit der gegebenen Id erzeugt.

Ist die obige Analyse richtig? oder Übersehe ich etwas? (Und zur Neugier, warum hat der Quellenstrom eine negative Richtung?)

Antworten (1)

Bei einem als Diode geschalteten MOSFET findet eine lokale Rückkopplung statt.

Stellen Sie sich vor, dass die Stromquelle 100 uA beträgt, also Id = 100 uA. Was wäre nun, wenn die Vgs dieses Transistors sehr hoch wäre, viel höher als Vt. Was würde passieren?

Es würde fast keine Spannung über Vds liegen, oder?

Da Vds = Vgs in dieser Schaltung ist, kann das obige nicht wahr sein. Vds kann nicht sehr klein sein.

Was wird Vds dann sein?

Gut gleich Vgs (offensichtlich), also muss Vds bei einem Wert enden, der zu einem Vgs führt, der Ids = 100 uA fließen lässt.

Angenommen, dies geht aus irgendeinem Grund schief und wir erhalten ein Vgs, das etwas zu niedrig ist, was dazu führt, dass das NMOS 90 uA anstelle von 100 uA fließen lassen möchte.

100 uA kommen also von oben (Stromquelle), 90 uA werden von unten gezogen (das NMOS). Was passiert nun mit der Spannung am Drain des NMOS?

Die Spannung steigt, weil die Stromquelle darauf besteht , dass 100 uA fließen, sodass sie die Spannung erhöht, in der Hoffnung, dass der NMOS mehr leitet, sodass 100 uA statt nur 90 uA fließen können.

Diese ansteigende Spannung bedeutet, dass Vds ansteigt, also steigt auch Vgs an. Und AHA unsere Vgs war ein bisschen niedrig. Das ist das Feedback in Aktion, Vgs wird automatisch erhöht, wenn es zu niedrig ist.

Gleiches gilt für eine zu große Vgs, dann will der NMOS mehr Strom leiten, zB 110 uA. Dadurch würde Vgs niedriger, wodurch der NMOS weniger Strom zieht, sodass die 100 uA auf 100 uA verringert werden.

Danke für die Antwort. Aber der Beweis ist etwas nicht direkt. Es kommt von der Annahme, dass Ugs bereits eine gewisse Spannung hat, was es schwierig macht, ihm zu folgen. Wie auch immer, was für eine Feedback-Konfiguration ist das? Handelt es sich um eine Serie-Serie-Feedback-Verbindung?
die Annahme, dass Ugs bereits eine gewisse Spannung hat, was es schwierig macht, zu verstehen, warum? Wenn Sie möchten, verwenden Sie die gleiche Argumentation für Vgs = 0. Dann ist das NMOS ausgeschaltet und leitet überhaupt nicht . Was passiert also, wenn 100 uA von oben bezogen werden? Was nützt es, die Art des Feedbacks zu kategorisieren? Wichtig ist, wie es funktioniert . Ich verwende ständig Feedback in meinen Schaltungen, aber ich denke nie "Oh, das ist Shunt-Serie oder Serien-Shunt-Feedback". Ich konzentriere mich lieber darauf zu verstehen, wie es funktioniert , anstatt ihm einen Namen zu geben.
Nun, wenn der Strom in den Drain eintritt, fließt er nicht zum Gate-Anschluss (da Ig = 0 in MOS). Es muss durch den Abfluss gehen und aus der Quelle herauskommen. Da der MOSFET zuerst ausgeschaltet ist und wenn mehr Strom versucht, vom Drain einzutreten, bleibt der Strom am Drain etwas hängen und das Gate-Drain-Potential steigt an - das heißt, Vds (= Vgs) steigt an. Da nun auch Vgs ansteigt, fließt Strom. Es scheint jetzt habe ich es verstanden!!!
Nun, wenn wir den Rückkopplungstyp kennen, ist er für die Verallgemeinerung nützlich. Weil ich sehe, dass der Eingangs- / Ausgangswiderstand auch für den Rückkopplungstyp verallgemeinert wird (erhöht / verringert durch Rückkopplungsfaktor). Deshalb habe ich danach gesucht.
Es muss durch den Abfluss gehen und aus der Quelle herauskommen. Und gilt das auch für Vgs = 0? Wie kann ein Strom fließen, wenn kein Kanal vorhanden ist ? Gibt es einen Kanal?
Dies gilt nicht für Vgs = 0, aber die Tatsache, dass mehr Strom am Drain-Anschluss eintritt und am Drain-Anschluss hängen bleibt, kann das Potenzial am Drain-Anschluss erhöhen. Also erhöht sich effektiv (Spannung zwischen Drain und Source) - was bedeutet, dass Vgs ebenfalls erhöht wird.
Ja, Sie verstehen es jetzt, es kann kein Strom fließen, wenn Vgs = 0 ist, sodass der Drain von der Stromquelle (in Spannung) hochgezogen wird, bis Vgs den Stromfluss zulässt.
Wie entwickelt sich die Spannungsdifferenz, wenn der MOSFET mit Stromquelle vorgespannt wird?
AntwortenHierDatenschutz-Bestimmungen1y, 0v