Ich beschäftige mich mit folgendem Problem,
Ich möchte den Ausgangsstrom und die Ausgangsspannung eines synchronen Abwärtswandlers während der Schrittänderung der Ausgangslast (Widerstand) steuern. Angenommen, wir setzen den Ausgangsreferenzstrom auf einen bestimmten Wert. Eine schrittweise Änderung der Last aufgrund eines parallel dazu liegenden Kondensators führt zu einer Stromspitze (die Spannung über der Kappe bleibt gleich, wenn der Widerstandswert geändert wird (also die Stromspitzen)) . In meinem Design versuche ich, Vout und Iout mit Iout = f(Vout) gemäß einer Funktion f abzugleichen .
Genauer gesagt, wenn eine Last R1 mit dem Buck-Ausgang verbunden ist, erhalten Vout1 und Iout1 ihre Werte, sodass Vout1/Iout1 = R1 . Wenn ich R1 in R2 ändere (angenommen R2 > R1), werden die neuen Werte Vout2 , Iout2 entsprechend eingestellt.
Es besteht auch die Notwendigkeit, das Einschwingverhalten von Iout und Vout während einer Laständerung zu steuern, damit sie der Funktion f von einem stationären Punkt bei R1 zu R2 folgen . Also meine Frage ist,
Ist es möglich, eine Steuerstrategie zu entwickeln, um diese Strom- und Spannungstransientenreaktionen zu steuern? (Ich versuche, den Ausgangs-LC-Filter auf etwas wie LCL zu ändern, und arbeite an der Stabilität und dem Steuerungsdesign, aber ich sehe nur VOID.)
Ist es möglich, eine Steuerstrategie zu entwickeln, um diese Strom- und Spannungstransientenreaktionen zu steuern?
Negative Rückkopplung ist normalerweise die Art und Weise, wie dieses Problem in DC-DC-Wandlern gelöst wird. Kurz gesagt: Wenn die Spannung am Ausgang zu hoch ist, dann weniger schalten. Umgekehrt, wenn die Ausgangsspannung zu niedrig ist, schalten Sie mehr.
Eine negative Rückkopplung erfordert mehr Berechnung, als sie einfach dem DC-DC-Wandler bereitzustellen. Die Stabilität der Rückkopplungsschleife muss berücksichtigt werden (und alle Parasiten des Leistungsrückkopplungspfads und der Eigenschaften des Schalters), was bedeutet, dass die Steuerungstheorie auf das DC-DC-Wandlerdesign angewendet wird. Wenn die Schleife instabil ist, kann dies dazu führen, dass der Spannungsausgang instabil wird und der Wandler und/oder die Last zerstört werden.
Diese Sprungantwort hängt mit dem Lastregelungsfehler zusammen, bei dem es sich um das Verhältnis des Spannungsfehlers handelt, der auf das Verhältnis der Impedanz von Quelle und Last über ein gewisses Spektrum zurückzuführen ist.
Die überschüssige Bandbreitenverstärkung im geschlossenen Regelkreis dämpft diesen Lastregelungsfehler im besten Fall bei DC, wo er spezifiziert ist.
Der schlimmste Fall hängt vom ESR-Verhältnis mit Überschwingeffekten der Übertragungsleitung und der Verstärkungsspanne über das Zeitintervall ab, in dem dieser niedrige ESR-Spannungsfehler verstärkt und korrigiert wird, bevor die Speicherentkopplungskappen erschöpft sind.
Diese beiden Ursachen sind Kompromisse zu den endgültigen Ripple-Spezifikationen. Stellen Sie sich vor, eine 0-Ohm-ESR-Kappe würde die Erkennung des Stoßladens / -entladens verzögern, bis es abgesackt ist, dann haben Sie eine Schleifenlatenz. Stellen Sie sich dann vor, Sie haben Standard- oder "hohe" ESR-Obergrenzen für die RC-Zeitkonstante, die kürzer ist als die Reaktionszeit der negativen Rückkopplungsschleifen.
Zwischen diesen beiden Zeiten liegt die kritische Führungs-/Verzögerungskompensation oder Impuls-zu-Impuls-Erfassungslastregelungsarten von Lösungen, die die Verstärkungs-/Phasenmarge, den Lastregelungsfehler und das Unter-/Überschwingen der Schrittlast mit stationärer Welligkeit bestimmen.
John D
hacktastisch
John D