Wie verwendet man Eingangs-/Ausgangsabschlusswiderstände in Filtern?

HINWEIS: Ich habe hier eine weitere Frage hinzugefügt , dass eine Lösung für jede Frage bei der Lösung der anderen helfen kann.

Bitte sehen Sie sich Abb. 1 unten an. Dies ist eine übliche Verwendung von Abschlusswiderständen. R1, R2 arbeiten für die Impedanzanpassung und R2 reduziert auch die Rücksignale (speziell haben wir sie, wenn Q>> 1/√2).

Erstens basieren Eingangswiderstände (R1) auf Leitungsansteuerung. Was ist mit der Leiterplatte? In PCB haben wir keine Koaxialleitungen. Sollten wir sie brauchen?

Die zweite Frage ist mein spezifisches Problem: Mein Filter empfängt das Signal von einer Quelle mit einer Impedanz von 75 Ω und sendet es an ein FPGA mit einer sehr großen Eingangsimpedanz (Abb. 1, 2). Wenn ich R1 als Abb. 1 anschließe, ist die Filterleistung angemessen (Q=0,6) mit langsamer Steigung, aber wenn ich es wie Abb. 2 anschließe , zeigt es eine zufriedenstellende Leistung (keine Rücksignale) und wenn ich es entferne, werden viele Rücksignale angezeigt erscheinen.

Ich bin verwirrt über die Theorie: Wenn die Geräteimpedanz sehr hoch ist (z. B. im MΩ-Bereich), warum sollte ein relativ kleiner Widerstand (20 kΩ / 1 MΩ) in Reihe damit die Rücksignale stoppen ?

Und schließlich, wie kann ich diese Widerstände mit anderen Stufenimpedanzen in Beziehung setzen (für den besten Qualitätsfaktor über das gesamte Cauer-Design)?

Zusätzliche Informationen: Der Hauptzweck ist das Entwerfen eines sehr hochwertigen LPF für ein DDS (das ich mit FPGA entworfen habe) zum Entfernen von Aliasen, die dem Nyquist-Diagramm folgen. Das Gerät am Ausgang sind die Differential-Pins des FPGA Xilinx XC3S400. Jede Hilfe, die zum besten Design führt, wird sehr geschätzt.

Bilder: Ich habe diese Designs nur als Beispiel genommen, ich verwende einen 3-poligen Cauer LC-Filter, aber das gleiche Ergebnis mit den Schaltungen in diesen Bildern

Abb. 1 Ursprüngliches Design:

Geben Sie hier die Bildbeschreibung ein

Fig-2 Meine Testschaltung:

Geben Sie hier die Bildbeschreibung ein

2. Frage - was meinst du mit Rücksignalen - wo werden sie gesehen, wie hast du sie gemessen? Was ist auch die tatsächliche Impedanz Ihres FPGA-Eingangs bei Hunderten von MHz? Es könnte ein paar Pico-Farad haben und könnte leicht schlecht / stark mit L2 schwingen, und R2 wird dies löschen, wenn es in Reihe und bei 20 kOhm liegt.
Wenn Sie "Rücksignale" sagen, meinen Sie reflektierte Signale?
Ich denke, Sie müssen klarer über das sprechen, was ich oben gesagt habe.
@Andyaka Entschuldigung für die Verzögerung. Ich meinte mit Rücksignal die Reflexion durch hohe Eingangsimpedanz. Die FPGA-Eingangsimpedanz liegt bei etwa 10 MΩ (selbst gemessen!, stand nicht im Datenblatt).
Bei den Frequenzen, die Sie mit den von Ihnen verwendeten kurzen Spurlängen verwenden, gibt es keine störenden Reflexionen. Denken Sie an Hochgeschwindigkeits-Logikgatter auf Leiterplatten. Sie verwenden keine Terminierungen zwischen Gates. Die Widerstände sind da, soweit es mich betrifft, um das Q des Resonanzkreises zu steuern, der durch die Induktivität und den Kondensator gebildet wird. Der Nebeneffekt davon besteht darin, dass die Eingangs- und Ausgangsimpedanz allgemeiner über ein breiteres Frequenzband nutzbar gemacht wird, aber dies ist auf die Temperierung des Q der Filterschaltung zurückzuführen und würde bei 1 Hz wie bei 100 MHz gelten.

Antworten (5)

Ich bin verwirrt über die Theorie: Wenn die Geräteimpedanz sehr hoch ist (z. B. im MΩ-Bereich), warum sollte ein relativ kleiner Widerstand (20 kΩ / 1 MΩ) in Reihe damit die Rücksignale stoppen?

Signale, die sich einer hochohmigen Verbindung nähern, ähneln Wellen, die auf eine harte Oberfläche treffen. Sie werden abprallen und in umgekehrter Form (Klingeln) zurückkehren. In der Elektronik kann die zurückgeworfene Welle eine negative Spannung aufweisen und groß genug sein, um die Klemmdioden oder sogar die Treiber zu durchbrennen.

Ein richtig berechneter serieller Abschlusswiderstand der Quelle, der in der Nähe des Pins platziert wird, verhindert viele Arten von Problemen mit „Klingeln“ und EMI. Wenn Ihre Quelle bereits 75 Ω hat und Ihre Terminierung Megs'n'Puffs ist, versuchen Sie Folgendes:

  • Stellen Sie sicher, dass Ihre Leiterbahn ebenfalls 75 Ω beträgt. Sie müssen wahrscheinlich die Breite und Länge ändern, und denken Sie daran, dass sie sich mit der Substratdicke und der Schicht, auf der Sie sich befinden, ändern.
  • Platzieren Sie einen 66-Ω-Widerstand bei R2 so nah wie möglich am Pin.
  • lass alles andere weg.

Auf diese Weise haben alle drei Teile die gleiche Impedanz, nichts sollte reflektieren. Jedes Mal, wenn sich der Leitungswiderstand ändert, erhalten Sie eine Reflexion. Wenn Sie es richtig machen, können Sie anhand des folgenden Bereichs feststellen, wo 1 V unterschritten wird:

Geben Sie hier die Bildbeschreibung ein

Fügen Sie dazu nur einen richtig dimensionierten Widerstand hinzu:

Geben Sie hier die Bildbeschreibung ein

Um das beste Ergebnis zu erzielen, müssen Sie einen Simulator wie lineSim (Hyperlynx von Mentor) laden und überprüfen.

Mein Gefühl wäre, dass Sie in den obigen Beispielen, die Sie gegeben haben, ganz auf R1 verzichten und R2 auf 66 Ω einstellen, Ihren Filter am nächsten an einem Ende platzieren und Ihre Leiterbahnimpedanz auf 75 Ω anpassen können.

Vielen Dank für die hervorragende Diskussion, aber da es bei dieser Frage ausschließlich um die Theorien geht, lassen Sie es mich bitte wissen, ob ich es richtig verstanden habe: R2 sollte in Reihe geschaltet sein (wie in Abb. 2) und ein 66-Ω-Anschluss zwischen dem FPGA-Pin und der Masse? Darf ich wissen, wie Sie diese 66Ω berechnet haben? Andererseits ist es nicht einfach, einen Leitungswiderstand von 75 Ω zu erreichen. Es braucht einen Draht von nur zehn Mikrometern Breite und ich bin mir nicht sicher, ob ich es schaffen kann! (Ich bin in der Prototyping-Phase) kann ich stattdessen einen Widerstand verwenden?
@Aug Wir richten gerade eine Impedanzanpassung der Übertragungsleitung von 75 Ω für jedes Stück ein. Der Eingang ist bereits 75 Ω, die Spur oder der Draht, den Sie herstellen müssen (verwenden Sie längere dünne Drähte), und schließlich machen Sie R2 66 Ω gemäß Abbildung 2 und platzieren ihn nahe am Stift (kein anderer Widerstand an Masse). Die Zahl 66 Ω kommt daher, dass ich das 75-Ω-Übertragungsleitungsproblem schon einmal gesehen und simuliert habe. Das obige Sim-Bild stammt davon. Und NEIN, Sie können keinen Widerstand für das Kabel verwenden, die Impedanzänderung verursacht Reflexionen.
Bitte schauen Sie sich diese Frage an: electronic.stackexchange.com/questions/91616/…

Die Teile, die Sie verwirren, sind alle darauf zurückzuführen, was wahrscheinlich überraschend sein wird, um zu erfahren, wie sich elektrische Signale ausbreiten. Der Fachbegriff ist Übertragungsleitungstheorie , und der Link führt Sie zu Wikipedia. Aber bleib einen Moment bei mir, denn es ist nicht schwer. Tatsächlich denke ich, dass es sogar noch einfacher ist, als die vorherigen Antworten es scheinen lassen.

Unsere gesamte Elektronik, selbst einfache Kabel, enthält parasitäre Komponenten. Jeder Draht (wenn er zusammen mit Masse oder was auch immer Ihr Rückweg ist) hat auch Induktivität und Kapazität. Nun, und Widerstand, aber das ist oft vernachlässigbar, während der Rest erstaunlicherweise oft nicht so ist. Ein Signal wird die Kombination dieser Parasiten als eine charakteristische Impedanz sehen: Es ist genauso, als ob es einen Widerstand gäbe. Aber es ist keine ohmsche, und um zu betonen, dass der allgemeinere Begriff Impedanz verwendet wird.

Wenn Sie tiefer einsteigen möchten, können Sie eine Impedanz genau charakterisieren, indem Sie sie mit der Phasendifferenz zwischen Strom und Spannung kombinieren. Aber das ist nicht wirklich nötig, um die Idee zu verstehen; Alles, was wir brauchen, ist, dass es entweder +90 ° oder -90 ° sein wird, wenn alles (na ja, Ihre Übertragungsleitung, um akademisch zu klingen) keine Energie abgibt, dh wenn es einen vernachlässigbaren tatsächlichen ohmschen Widerstand gibt.

Um zu vermeiden, dass dieses System mitschwingt, was als Signal erscheint, das sich zuerst vorwärts und dann rückwärts ausbreitet (als "Reflexion"), müssen wir es dämpfen. Eine perfekte Dämpfung erfordert, dass Sie am Ende die gesamte empfangene Energie abführen. Dies geschieht, wenn Sie am Ende der Übertragungsleitung einen ohmschen Widerstand vorsehen, und nur dann, wenn dieser Widerstand mit seiner Impedanz übereinstimmt.

Passiert dies in Ihren Beispielschaltungen? Ich gehe davon aus, dass der Filter (R1, L1, L2, C1) so ausgelegt ist, dass er die Impedanz der Leitung nicht ändert (transformiert), oder sie auf 60 Ohm einstellt, Folgendes ist der Fall. Beachten Sie jedoch, dass dies eine grobe Vereinfachung ist, wie Sie sofort daran erkennen können, dass dort ein ohmscher Widerstand (R1) vorhanden ist.

Im oberen Diagramm liegt der ohmsche Widerstand bei 60 Ohm parallel zum Eingangswiderstand Ihres ICs, also knapp unter 60 Ohm. Das ist praktisch eine perfekte Impedanzanpassung und sollte jedes reflektierte "Rücksignal", das Sie möglicherweise beobachten, eliminieren oder zumindest stark reduzieren.

Aber jetzt werfen wir einen Blick auf Ihre untere Schaltung. Der Abschlusswiderstand beträgt 20 kOhm in Reihe mit dem Eingangswiderstand Ihres ICs. Das ist wahrscheinlich insgesamt mehr als ein Megaohm. Ich nehme an, nach dieser Erklärung sind Sie nicht mehr furchtbar überrascht, dass es eine gewisse Resonanz geben wird? Der einzige Ort, an den die Energie reisen kann, ist zurück, so dass ihr sie als das betrachtet, was ihr „Rücksignale“ nennt.

Die allgemeine Antwort für einen Filter wie Ihren, der gleichzeitig als Abschluss gedacht zu sein scheint, lautet also, ihn kritisch zu dämpfen.

Eigentlich widerspricht Ihre Antwort den Beobachtungen des OP, hat er geschrieben, dass in der unteren Abbildung keine Reflexion vorhanden ist.

Ich kann Ihre Frage nur halb beantworten: -

Was ist mit der Leiterplatte? Bei PCB haben wir keine Koaxialleitungen. Sollten wir sie brauchen?

In beiden Fällen, wenn eine Schaltung ein Signal innerhalb weniger Zentimeter an eine andere Schaltung auf derselben Leiterplatte mit Frequenzen bis zu den niedrigen 100 Megahertz weiterleitet, soll R1 das Q von L1 steuern, das mit C1 in Resonanz ist. Dies kann getan werden, um das Filter so zu formen, dass es einen markanten Buckel im Durchlassbereich hat (vielleicht um einem anderen spektralen Mangel an anderer Stelle entgegenzuwirken), oder es kann getan werden, um das Durchlassband zu steuern, um seine Flachheit zu maximieren.

Auf derselben Leiterplatte ist es unwahrscheinlich, dass die Leitungsimpedanzen zwischen den Chips in den niedrigen 100 Megahertz oder weniger angepasst werden.

Das Bit, das ich nicht beantworten kann, werde ich als Kommentar zu Ihrer Frage machen.

Hallo Kumpel. Vielen Dank für Ihre freundliche Unterstützung. Wie Sie sich vielleicht erinnern, habe ich mit AD9850 angefangen, aber bald festgestellt, dass es unpraktisch ist, Sägezahn- und Dreieckswellenformen in 0-50 MHz aus einer Sinuswelle zu bekommen. Deshalb habe ich in den letzten 2 Wochen angefangen, FPGA zu lernen. Jetzt habe ich einen Signalgenerator gebaut, der fast JEDE Wellenform außer Rechteckwellen erzeugen kann. Gemäß dem folgenden Link könnte ich differenzielle E / A-Ports von FPGA als Hochgeschwindigkeitskomparator verwenden, aber es gibt ein gewisses Rauschen in der Schwellenspannung. Deshalb brauche ich einen hochwertigen LC-LPF mit FC=50MHz, Q=1/√2. Ich würde mich über Ihre Hilfe freuen, wenn möglich.
Haben Sie ein wenig Hysterese / positives Feedback versucht, um das Rauschproblem zu überwinden? Ich glaube nicht, dass ein Filter viel hilft.
Hoppla! Das weiß ich nicht! kannst du mir da ein paar infos geben?
Wenn Sie Zugriff auf die Ausgabe Ihres FPGA-Puffers haben, können Sie ihn in einer positiven Rückkopplungsanordnung verwenden, sodass die Ausgabe diese verstärkt, sobald die Eingabe die Ausgabe auslöst, indem sie eine kleine positive Rückkopplung hinzufügt - suchen Sie nach schmitt trigger en.wikipedia . org/wiki/Schmitt_trigger
Ich habe das mit vielen Rückkopplungswiderständen (1K-1M) versucht. Die Gesamtleistung wird bei 120 kΩ besser, aber der Ausgang wird sehr instabil. Manchmal ändert es den Arbeitszyklus unerwartet (wenn sich der Schwellenwert nach oben / unten bewegt) und zwingt sogar manchmal das FPGA, in den Konfigurationsmodus zu wechseln
Ich denke, Sie brauchen eine wirklich schnelle Komparatorschaltung mit Anstiegszeiten von etwa 1 ns. Diese müssen verfügbar sein, obwohl sie ziemlich selten sein können. Die andere Option besteht darin, den Sinus/Dreieck auf Clipping-Pegel zu verstärken und ihn dann in das FPGA einzuspeisen. Das Problem ist, sobald Sie auf Clipping klicken, erhalten Sie eine Transistorsättigung, und dies verlangsamt die Dinge.
Ich habe eine weitere Frage hinzugefügt, die bei der Lösung dieser Frage helfen kann: Bitte schauen Sie sich diese Frage an: electronic.stackexchange.com/questions/91616/…
@Andy aka Sie haben Recht, als Sie 100 MHz sagten, aber das beinhaltet den gesamten Frequenzinhalt des Signals. Normalerweise sind Menschen verwirrt, wenn sie Signalintegritätsprobleme mit Rechtecksignalen von 10 MHz oder weniger, ABER MIT SEHR SCHNELLEN ANSTIEGSZEITEN haben ... Was den Frequenzinhalt definiert, der für die Signalintegrität zu berücksichtigen ist, ist nicht die Nennfrequenz Ihres Busses, sondern der Anstieg und Abfall Zeiten Ihres Signals.

Ich bin verwirrt über die Theorie: Wenn die Geräteimpedanz sehr hoch ist (z. B. im MΩ-Bereich), warum sollte das Schalten eines relativ kleinen Widerstands (20 kΩ / 1 MΩ) in Reihe damit die Rücksignale stoppen

Analysieren Sie die Schaltung so, wie Ihr Spiegelbild sie in Überlagerung sehen würde. Öffnen Sie Ihren Eingang und lösen Sie dort nach der Spannung auf. Machen Sie Ihr FPGA zur Quelle der reflektierten Welle. Sie werden sehen, dass es einen starken Tiefpass mit R2 und C1 gibt. Dadurch wird ein Großteil der reflektierten Energie gedämpft, aber aufgrund der Übereinstimmung dort wird es bei R2 eine geringere Reflexion geben.

Bitte schauen Sie sich diese Frage an: electronic.stackexchange.com/questions/91616/… schauen Sie sich diese an:

Ich denke, Sie werden feststellen, dass das beste Abschlussschema so ist, wie es entworfen wurde, sobald die anderen Probleme mit dem Design geklärt sind:

füttern Sie den Filter von R1 = 50 Ohm, einschließlich der Ausgangsimpedanz dessen, was ihn antreibt;

Abschluss in R2 = 50 Ohm zwischen dem Filterausgang und GND, direkt neben dem Ziel (FPGA-Pin)

Zur Frage der Filtertopologie: Sowohl Cauer als auch Chebyshev haben eine Bandwelligkeit, und sie ist so hoch (oder niedrig), wie Sie sie entworfen haben (wenn Sie den Filter genau nach dem Design gebaut haben). Es ist einfacher, die Welligkeit im Chebyshev zu reduzieren, aber um den Preis, dass die Außerbandunterdrückung schlechter ist. (Cauer ist wahrscheinlich die beste Wahl)