Wie wird die Leiterplatte eingerichtet, um Probleme mit der Signalintegrität zu korrigieren, nachdem die Leiterplatten hergestellt wurden?

Ich habe ein Brett wie im Bild unten gelegt. Ich habe einen Mikrocontroller, der clk1 generiert hat, der in U1 eingespeist wird. Nach 8 Taktzyklen geht der Takt zu U2 durch und tut dies 30 Mal. Es ist ein Schieberegister.

Der Mikrocontroller generiert clk2, das parallel über 30 einige Komponenten läuft.

Ich habe einen Platzhalter für einen möglichen Abschlusswiderstand an den Source-Pins selbst (R1 und R2) eingefügt, damit ich vielleicht mit verschiedenen Werten experimentieren kann, damit meine Signale richtig aussehen, aber ich weiß nicht, ob dies funktionieren wird.

Meine Frage ist also, wenn das Hinzufügen dieser Platzhalterwiderstände nicht ausreicht, um SI-Probleme zu beheben, was kann ich dem Board hinzufügen, das mir helfen kann, es danach zu korrigieren?

schematisch

Simulieren Sie diese Schaltung – Mit CircuitLab erstellter Schaltplan

Das ist ein riesiger Fanout auf clk2.
@ScottSeidman ja. Ich habe die Ein- / Ausgangsstromfähigkeiten überprüft und es scheint nicht so, als wäre dies ein Problem.
Es ist nicht der Strom, der Sie erledigt, sondern die Gate-Kapazität
@ScottSeidman Empfehlungen? Zwischendurch Puffer hinzufügen?
Nicht viel Erfahrung, aber vielleicht http://www.digikey.com/product-highlights/en/lmk00725-clock-fanout-buffer/51437?WT.srch=1&mkwid=sbZCtG9zd&pcrid=62953614075&pkw=_cat:digikey.com&pmt=b&pdv=t

Antworten (1)

Fügen Sie am Ende der Leitungen ein Paar Widerstände hinzu. Einer an VCC und der andere an Masse. Dadurch können Sie die Leitung am Ende zusätzlich zum (oder anstelle des) Quellenabschlusses terminieren.

Das Problem mit der Quellterminierung ist, dass es am besten mit nur einem Endpunkt funktioniert und Sie viele haben. Die Zwischenpunkte sehen eine Stufe an den Rändern, deren Platzierung von der relativen Impedanz der Leitung zum Quellenwiderstand abhängt.

Mit der parallelen Terminierung können Sie die Reflexionen reduzieren, was bei vielen Lasten besser funktioniert. Das Problem ist, dass Sie das Widerstandspaar benötigen, da der Treiber möglicherweise nicht in der Lage ist, den gewünschten Widerstand gegen Masse oder VCC zu treiben. Das Widerstandspaar kann also so gewählt werden, dass es die gewünschte Impedanz liefert, die auf eine Zwischenspannung gezogen wird, mit der der Treiber umgehen kann.

Wie wird die Leiterplatte eingerichtet, um Probleme mit der Signalintegrität zu korrigieren, nachdem die Leiterplatten hergestellt wurden?
AntwortenHierDatenschutz-Bestimmungen1y, 0v